一種適用于全高清顯示的MIPIDSI接口設(shè)計.pdf

1、隨著信息技術(shù)的飛速進步，智能手機等便攜式設(shè)備成為人們生活中必不可少的東西。技術(shù)的進步同時催使人們對顯示效果的要求越來越高，大屏幕高分辨率顯示屏正成為市場主流。這就使得高傳輸速率的顯示接口越來越成為顯示屏廠商關(guān)心的問題。本文介紹了一種適用于全高清顯示的MIPI(Mobile Industry Processor Interface)DSI(Display Serial Interface)接口設(shè)計。
　　本文首先研究了MIPI協(xié)議，

2、根據(jù)全高清傳輸速率要求，提出本電路系統(tǒng)架構(gòu)，采用雙數(shù)據(jù)通道結(jié)構(gòu)。MIPI電路按照功能劃分為四層，分別是物理層、通道管理層、底層協(xié)議層和應(yīng)用層。物理層模塊主要負責高速串行bit流數(shù)據(jù)接收，低功耗串行bit流數(shù)據(jù)接收和反向數(shù)據(jù)發(fā)送。其中在高速串并轉(zhuǎn)換電路的處理上采用模擬電路的處理方式進行特殊處理，以實現(xiàn)高速傳輸?shù)囊?。通道管理層將雙通道數(shù)據(jù)融合為單路數(shù)據(jù)，在具體處理上將高速數(shù)據(jù)和低功耗數(shù)據(jù)分開并行處理，避免時鐘切換帶來的電路狀態(tài)轉(zhuǎn)換的不穩(wěn)定

3、。底層協(xié)議層的功能是接收解碼數(shù)據(jù)包和發(fā)送生成數(shù)據(jù)包，在高速接收模塊的處理上不同的是，由處理8-bit數(shù)據(jù)變?yōu)橥瑫r處理16-bit數(shù)據(jù)，這樣降低了高速時鐘的處理頻率。同時將高速解碼模塊與低速解碼模塊分離，降低了高速解碼模塊的邏輯電路規(guī)模，更容易滿足時序要求。在低速處理模塊上，將ECC和CRC模塊進行復用，減少了校驗模塊的面積。CRC模塊由串行處理變?yōu)椴⑿刑幚?，避免了使用倍頻時鐘。應(yīng)用層電路實現(xiàn) DPI和 DBI接口，便于與顯示模塊通信。本