基于FPGA的分?jǐn)?shù)階PIλDμ控制器研究與實(shí)現(xiàn).pdf

1、基于微處理器實(shí)現(xiàn)的數(shù)字PID(或者PIλDμ)控制器改變了傳統(tǒng)的模擬控制器不靈活的問(wèn)題，但微處理器的復(fù)位時(shí)間長(zhǎng)（達(dá)到ms級(jí)）以及現(xiàn)場(chǎng)環(huán)境惡劣的情況下易出現(xiàn)程序跑飛的問(wèn)題，影響了控制系統(tǒng)的穩(wěn)定性和可靠性。FPGA特有的架構(gòu)可有效提高處理器的運(yùn)行速度和復(fù)位時(shí)間，為分?jǐn)?shù)階PIλDμ控制器的實(shí)現(xiàn)提供一種有效的方法。
　　針對(duì)分?jǐn)?shù)階PIλDμ控制器的數(shù)學(xué)表達(dá)式復(fù)雜，不易編程實(shí)現(xiàn)的問(wèn)題，文中將分?jǐn)?shù)階PIλDμ控制器的表達(dá)式變形為矩陣相乘的形式

2、，充分利用FPGA架構(gòu)中的查找表即根據(jù)輸入地址得到輸出數(shù)據(jù)（數(shù)據(jù)是預(yù)先計(jì)算后存入查找表），該算法可以提高分?jǐn)?shù)階PIλDμ控制器的計(jì)算速度和精度。論文采用Modelsim仿真，結(jié)果表明該算法實(shí)現(xiàn)精度的相對(duì)誤差小于0.3％，相對(duì)于傳統(tǒng)的方法具有較大的提高。
　　構(gòu)建速度閉環(huán)控制系統(tǒng)來(lái)驗(yàn)證分?jǐn)?shù)階PIλDμ控制器的性能。FPGA中實(shí)現(xiàn)的邏輯電路模塊主要包括電機(jī)測(cè)速模塊、PWM波產(chǎn)生模塊和分?jǐn)?shù)階PIλDμ控制器模塊。在電機(jī)測(cè)速模塊中，為了提

3、高速度的測(cè)量精度和系統(tǒng)的動(dòng)態(tài)性能，提出動(dòng)態(tài)估算法實(shí)現(xiàn)電機(jī)的速度測(cè)量，針對(duì)控制信號(hào)的上升沿到第一個(gè)被測(cè)脈沖上升沿之間的不完整被測(cè)脈沖，利用小數(shù)估計(jì)不完整被測(cè)脈沖的思想，用前一個(gè)相鄰?fù)暾}沖來(lái)估算不完整被測(cè)脈沖值;利用直接數(shù)字合成技術(shù)(DDS)輸出鋸齒波作為載波產(chǎn)生PWM波進(jìn)而控制電機(jī);分?jǐn)?shù)階PIλDμ控制器主要由寄存器模塊、查找表模塊、計(jì)算系數(shù)矩陣A模塊和控制模塊等。論文對(duì)研究?jī)?nèi)容進(jìn)行編程并仿真驗(yàn)證，結(jié)果表明各模塊的功能均達(dá)到了預(yù)計(jì)目標(biāo)，