低電壓SRAM關(guān)鍵模塊研究與編譯器設(shè)計(jì).pdf

1、隨著移動互聯(lián)網(wǎng)的快速發(fā)展，人們對于便攜式移動智能終端處理信息的速度和待機(jī)時(shí)間的要求也越來也高。存儲器作為移動設(shè)備系統(tǒng)芯片(System On Chip，SoC)中的數(shù)據(jù)存儲單元，面積占整個(gè)SoC芯片面積的一半以上，存儲器的性能對SoC芯片的影響很大。在低功耗SoC芯片設(shè)計(jì)中，低電壓下存儲器能否正常工作將直接影響到SoC芯片的功能，所以研究低電壓下存儲器的設(shè)計(jì)非常重要。
　　對于靜態(tài)隨機(jī)存儲器(Static Radom Access

2、 Memory， SRAM)，隨著工藝尺寸的不斷縮小，工藝偏差對電路的影響越來越大。這種影響主要表現(xiàn)在兩個(gè)方面:一是存儲單元的讀寫穩(wěn)定性降低，傳統(tǒng)的6管單元在低電壓下性能嚴(yán)重惡化;二是時(shí)序延遲變化增加。本文著重研究低電壓靜態(tài)隨機(jī)存儲器的電路，基于SMIC65nm CMOS工藝設(shè)計(jì)了低電壓SRAM電路及其編譯器，通過流片驗(yàn)證了設(shè)計(jì)的有效性。論文主要內(nèi)容包括:
　　(1)介紹SRAM的結(jié)構(gòu)和基本工作原理，分析了低電壓下SRAM靜態(tài)噪聲

3、容限降低、讀能力降低、位線上單元數(shù)量受限和工藝偏差影響增大等問題，對現(xiàn)有的低電壓SRAM技術(shù)進(jìn)行分析總結(jié)。
　　(2)針對在低電壓下傳統(tǒng)的6管SRAM單元面臨的問題，本文提出了一種12管SRAM單元。這種結(jié)構(gòu)的SRAM存儲單元可以在近、亞閾值電壓區(qū)域穩(wěn)定的工作。在400mV電源電壓下，對比傳統(tǒng)的6管SRAM單元，采用該結(jié)構(gòu)的SRAM單元的讀靜態(tài)噪聲容限和保持靜態(tài)噪聲容限分別提高了82％和41.67％。同時(shí)，針對工藝偏差對電路性能的

4、影響，分析了在存在閾值電壓偏差的情況下，設(shè)計(jì)的12管SRAM單元中各個(gè)晶體管對于SRAM整體性能的影響。確定了在電路版圖設(shè)計(jì)中，需要優(yōu)先考慮傳輸管的影響，提出了該12管SRAM單元版圖設(shè)計(jì)的方法。
　　(3)提出了一種結(jié)合漏電流補(bǔ)償電路的電流型靈敏放大器。補(bǔ)償電路通過檢測兩根位線上不同擺幅的信號，自動提供相應(yīng)的正反饋路徑來減弱和消除因不斷增加的漏電流對電路造成的影響，以達(dá)到補(bǔ)償?shù)哪康?。在低電壓下，很好的削弱了位線泄漏電流對電路的影

5、響。對比傳統(tǒng)的電流型靈敏放大器，該設(shè)計(jì)減少了42.90％的延遲時(shí)間。
　　(4)基于單邊沿優(yōu)化模型，結(jié)合恒定比例的設(shè)計(jì)方法，設(shè)計(jì)了一款兩級譯碼電路。隨著電源電壓的降低，工藝變化的影響也越來越大，為了削弱工藝變化對電路的影響，本文提出了一種數(shù)字雙復(fù)制位線延遲技術(shù)。采用兩根復(fù)制位線，同時(shí)增加了復(fù)制單元的數(shù)目，并對產(chǎn)生的延遲進(jìn)行倍乘。在溫度為27℃，電源電壓為0.8V，工藝角為NFET-Tyical& PFET-Tyical時(shí)，數(shù)字雙復(fù)