數(shù)字IP評(píng)測(cè)芯片的研究與設(shè)計(jì).pdf

1、基于IP的集成電路設(shè)計(jì)已經(jīng)成為主流，在IP交付時(shí)，不僅需要確保IP的功能滿足要求，IP接口的時(shí)序參數(shù)也要保證。硬核IP需要在芯片上進(jìn)行功能驗(yàn)證和端口時(shí)序參數(shù)測(cè)量，要求在片上設(shè)計(jì)專門的電路進(jìn)行測(cè)量。隨著數(shù)字集成電路尺寸的不斷縮小和工作頻率的不斷提高，數(shù)字IP端口的時(shí)序參數(shù)越來越小，要對(duì)這些參數(shù)進(jìn)行精確地測(cè)量，難度也越來越大。
　　本文以SRAM為待測(cè)IP，對(duì)其進(jìn)行了功能測(cè)試和時(shí)序參數(shù)測(cè)量。對(duì)于功能測(cè)試，采用了當(dāng)前流行的基于March

2、 C+算法的存儲(chǔ)器內(nèi)建自測(cè)試。對(duì)于時(shí)序參數(shù)測(cè)量，本文設(shè)計(jì)了專門的片上時(shí)序參數(shù)測(cè)量結(jié)構(gòu)，核心部分由兩級(jí)調(diào)節(jié)數(shù)字時(shí)間轉(zhuǎn)換器構(gòu)成，實(shí)現(xiàn)了較大測(cè)量范圍和較高測(cè)量分辨率，并改進(jìn)其測(cè)量模式，有效地縮短了測(cè)量時(shí)間，保證了測(cè)量結(jié)果的可靠性；通過設(shè)計(jì)不同的測(cè)量方案，實(shí)現(xiàn)用同一種數(shù)字時(shí)間轉(zhuǎn)換器測(cè)量IP的輸入端口和輸出端口，大大減小了設(shè)計(jì)復(fù)雜度；針對(duì) SRAM每個(gè)端口設(shè)計(jì)不同的測(cè)試向量，實(shí)現(xiàn)對(duì) SRAM每個(gè)輸入端口的建立時(shí)間和保持時(shí)間測(cè)量，對(duì)輸出端口的數(shù)據(jù)讀