數(shù)字、數(shù)模混合芯片的設(shè)計(jì)與驗(yàn)證.pdf

1、與數(shù)字系統(tǒng)工藝兼容、功耗面積等指標(biāo)優(yōu)化的高性能模數(shù)轉(zhuǎn)換器(A/D)是片上系統(tǒng)(SOC)中非常重要的單元?；跇?biāo)準(zhǔn)CMOS工藝的高速、高分辨率、低功耗的A/D轉(zhuǎn)換器的研究正日益受到重視。流水線結(jié)構(gòu)A/D轉(zhuǎn)換器的優(yōu)越性是在保證高速工作的同時(shí)，可實(shí)現(xiàn)8位以上高分辨率，并且大大減少了比較器個(gè)數(shù)，從而減少了面積，降低了功耗。針對(duì)上述需求，該論文完成了1.5比特/每級(jí)流水線結(jié)構(gòu)A/D轉(zhuǎn)換器的單元電路設(shè)計(jì)。 本文主要深入進(jìn)行了以下幾方面工作：

2、設(shè)計(jì)了適合本課題性能要求的折疊級(jí)聯(lián)(folded cascade)跨導(dǎo)運(yùn)算放大器(OTA)；采樣保持電路設(shè)計(jì)采用了電容底極板采樣技術(shù)，有效地避免了電荷注入效應(yīng)引起的采樣信號(hào)失真，而且消除了時(shí)鐘饋通效應(yīng)的不良影響；設(shè)計(jì)了一種動(dòng)態(tài)比較器來提高速度和降低功耗。 本文中的電路均是基于5V單電源供電的CMOS工藝，并利用Spectre模擬軟件，采用CSMC 0.6μm CMOS雙多晶雙金屬工藝模型進(jìn)行了模擬仿真。結(jié)果表明，運(yùn)放的開環(huán)增益為

3、74dB，相位裕度為50度，單位增益帶寬為50MHz。采用該結(jié)構(gòu)可實(shí)現(xiàn)9級(jí)10位分辨率，采樣頻率為2M的流水線型模數(shù)轉(zhuǎn)換器。 此外，本文還設(shè)計(jì)了一款家電類控制芯片-多士爐(面包烤箱)控制器專用芯片。芯片內(nèi)部包括震蕩電路、邏輯控制和分頻電路三個(gè)模塊，芯片功能主要實(shí)現(xiàn)多士爐的烘烤定時(shí)控制。芯片采用0.5μm CMOS工藝進(jìn)行設(shè)計(jì)，是一款數(shù)?；旌闲酒Ｕ撐慕o出了芯片的全部設(shè)計(jì)方案與仿真結(jié)果，并對(duì)最終流片后的芯片進(jìn)行測(cè)試，結(jié)果表明設(shè)計(jì)芯