SERDES芯片的驗證與測試研究.pdf

1、隨著時代的進步和科技的發(fā)展，如今社會對信息的需求達到了空前的水平。這不僅表現(xiàn)在希望信息量更豐富上，更對信息傳輸?shù)乃俾侍岢隽烁叩囊?。SERDES技術(shù)正是在這種形式下應(yīng)運而生的，它擁有傳統(tǒng)并行接口不可比擬的速度優(yōu)勢并且擁有更小的硬件開銷，因而在如今的高速通信系統(tǒng)中隨處可見SERDES芯片的身影。
　　在集成電路設(shè)計流程中，驗證與測試是極其重要的環(huán)節(jié)，它們往往占據(jù)了設(shè)計的大部分時間。隨著集成電路越來越復(fù)雜，驗證與測試面臨的挑戰(zhàn)也越來

2、越多。而 SERDES芯片作為一款復(fù)雜的高速集成電路芯片，如何對其進行有效的驗證和測試，是非常值得研究的。
　　論文首先說明了什么是SERDES技術(shù)以及SERDES技術(shù)常用的四種架構(gòu)，包括并行時鐘SERDES，嵌入式時鐘SERDES，位交錯SERDES以及8b/10bSERDES，并且著重介紹了論文所研究的8b/10b編碼架構(gòu)下的SERDES芯片內(nèi)部結(jié)構(gòu)，其中數(shù)字電路部分主要為編解碼電路，模擬電路部分主要為鎖相環(huán)模塊，時鐘數(shù)據(jù)恢復(fù)

3、模塊以及發(fā)送接收模塊；其次對SERDES芯片的主要性能指標(biāo)如傳輸速率，誤碼率以及抖動等做出了詳細介紹，并研究了這些性能指標(biāo)的成因以及影響因素；再次研究了SERDES芯片中的可測性設(shè)計技術(shù)，介紹了什么是偽隨機二進制碼和線性反饋移位寄存器，并用偽隨機二進制碼生成電路和驗證電路實現(xiàn)了內(nèi)建自測試，起到了輔助芯片測試的效果；然后使用不同的仿真工具和仿真方法對SERDES芯片中數(shù)字電路部分和模擬電路部分分別進行了功能驗證以及物理驗證，并且對數(shù)字電路