版權(quán)說(shuō)明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡(jiǎn)介
1、隨著時(shí)代的進(jìn)步和科技的發(fā)展,如今社會(huì)對(duì)信息的需求達(dá)到了空前的水平。這不僅表現(xiàn)在希望信息量更豐富上,更對(duì)信息傳輸?shù)乃俾侍岢隽烁叩囊蟆ERDES技術(shù)正是在這種形式下應(yīng)運(yùn)而生的,它擁有傳統(tǒng)并行接口不可比擬的速度優(yōu)勢(shì)并且擁有更小的硬件開(kāi)銷,因而在如今的高速通信系統(tǒng)中隨處可見(jiàn)SERDES芯片的身影。
在集成電路設(shè)計(jì)流程中,驗(yàn)證與測(cè)試是極其重要的環(huán)節(jié),它們往往占據(jù)了設(shè)計(jì)的大部分時(shí)間。隨著集成電路越來(lái)越復(fù)雜,驗(yàn)證與測(cè)試面臨的挑戰(zhàn)也越來(lái)
2、越多。而 SERDES芯片作為一款復(fù)雜的高速集成電路芯片,如何對(duì)其進(jìn)行有效的驗(yàn)證和測(cè)試,是非常值得研究的。
論文首先說(shuō)明了什么是SERDES技術(shù)以及SERDES技術(shù)常用的四種架構(gòu),包括并行時(shí)鐘SERDES,嵌入式時(shí)鐘SERDES,位交錯(cuò)SERDES以及8b/10bSERDES,并且著重介紹了論文所研究的8b/10b編碼架構(gòu)下的SERDES芯片內(nèi)部結(jié)構(gòu),其中數(shù)字電路部分主要為編解碼電路,模擬電路部分主要為鎖相環(huán)模塊,時(shí)鐘數(shù)據(jù)恢復(fù)
3、模塊以及發(fā)送接收模塊;其次對(duì)SERDES芯片的主要性能指標(biāo)如傳輸速率,誤碼率以及抖動(dòng)等做出了詳細(xì)介紹,并研究了這些性能指標(biāo)的成因以及影響因素;再次研究了SERDES芯片中的可測(cè)性設(shè)計(jì)技術(shù),介紹了什么是偽隨機(jī)二進(jìn)制碼和線性反饋移位寄存器,并用偽隨機(jī)二進(jìn)制碼生成電路和驗(yàn)證電路實(shí)現(xiàn)了內(nèi)建自測(cè)試,起到了輔助芯片測(cè)試的效果;然后使用不同的仿真工具和仿真方法對(duì)SERDES芯片中數(shù)字電路部分和模擬電路部分分別進(jìn)行了功能驗(yàn)證以及物理驗(yàn)證,并且對(duì)數(shù)字電路
溫馨提示
- 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- SerDes芯片設(shè)計(jì)驗(yàn)證及測(cè)試技術(shù)研究.pdf
- 多速率SerDes發(fā)送模塊芯片設(shè)計(jì)與驗(yàn)證.pdf
- 10.3125gbps高速serdes芯片的測(cè)試方法研究
- 密碼芯片測(cè)試流程分析與驗(yàn)證方法研究.pdf
- 基于SerDes芯片8b-10b編解碼電路的設(shè)計(jì)及驗(yàn)證.pdf
- 基于PCI總線接口芯片的驗(yàn)證與測(cè)試.pdf
- 高速并行光互連芯片的測(cè)試與驗(yàn)證分析.pdf
- 高速SerDes測(cè)試設(shè)計(jì).pdf
- 高速SerDes芯片中鎖相環(huán)電路的研究.pdf
- 芯片驗(yàn)證測(cè)試及失效分析技術(shù)研究.pdf
- 基于OpenVera語(yǔ)言的SerDes驗(yàn)證環(huán)境實(shí)現(xiàn).pdf
- 高性能圖像壓縮芯片的驗(yàn)證和測(cè)試.pdf
- 基于VME總線的ASIC芯片研究——中斷設(shè)計(jì)及全芯片的仿真與測(cè)試驗(yàn)證.pdf
- 10G-EPON OLT芯片驗(yàn)證系統(tǒng)的設(shè)計(jì)與測(cè)試.pdf
- 高速SERDES接口芯片設(shè)計(jì)關(guān)鍵技術(shù)研究.pdf
- SerDes中時(shí)鐘數(shù)據(jù)恢復(fù)電路的設(shè)計(jì)與驗(yàn)證.pdf
- 驗(yàn)證工藝開(kāi)發(fā)包的測(cè)試芯片的自動(dòng)生成流程研究.pdf
- 40Gb-s SerDes發(fā)射芯片設(shè)計(jì).pdf
- PDVQ圖像壓縮芯片仿真驗(yàn)證及測(cè)試.pdf
- 8b-10b架構(gòu)SerDes芯片的設(shè)計(jì)與實(shí)現(xiàn).pdf
評(píng)論
0/150
提交評(píng)論