高速并行光互連芯片的測(cè)試與驗(yàn)證分析.pdf

1、隨著現(xiàn)代板級(jí)通信的速率越來越高，基于電互連技術(shù)的傳輸架構(gòu)，由于其本身存在的缺陷，已經(jīng)逐漸不能滿足需求，于是，“光進(jìn)銅退”的呼聲也就變得越來越高。在這種背景下，眾多研究機(jī)構(gòu)均投入了大量的人力物力進(jìn)行相關(guān)技術(shù)的開發(fā)，并希望制定屬于自己的光互連器件和標(biāo)準(zhǔn)。因此，對(duì)光互連器件的測(cè)試驗(yàn)證工作，變得越來越嚴(yán)峻，也越來越受到企業(yè)、研究機(jī)構(gòu)的重視。
　　 目前，在芯片測(cè)試這個(gè)行業(yè)中，測(cè)試驗(yàn)證手段也基于芯片的不同而多種多樣，具體來說，主要分為兩個(gè)

2、方面：數(shù)字芯片的測(cè)試驗(yàn)證和數(shù)模混合芯片/模擬芯片的測(cè)試驗(yàn)證。數(shù)字芯片的測(cè)試，其大體經(jīng)過了功能測(cè)試、通過電路拓?fù)浣Y(jié)構(gòu)進(jìn)行結(jié)構(gòu)測(cè)試、可測(cè)性設(shè)計(jì)(Design for Test)這三個(gè)階段，尤其是基于EDA工具的可測(cè)性設(shè)計(jì)方法；而對(duì)于數(shù)?；旌闲酒鹊臏y(cè)試驗(yàn)證，很大一部分工作還是要依賴于昂貴的儀器來完成，或使用大量的集成電路工程師來進(jìn)行相關(guān)模擬芯片的可測(cè)性設(shè)計(jì)，這樣既增加了成本和難度。
　　 依據(jù)項(xiàng)目的需求，本論文需要對(duì)自主研發(fā)的光互連

3、芯片，完成相應(yīng)的測(cè)試和驗(yàn)證工作。在本文的功能測(cè)試工作部分，基于信號(hào)完整性分析的理論，完成了高速PCB的設(shè)計(jì)，并將仿真結(jié)果和測(cè)試結(jié)果進(jìn)行對(duì)比；在功能驗(yàn)證部分，不使用傳統(tǒng)的昂貴的儀器，而采用數(shù)字測(cè)試的方法，依據(jù)FPGA芯片來產(chǎn)生高速的數(shù)據(jù)碼流，根據(jù)工程設(shè)計(jì)對(duì)資源的要求，而且考慮到設(shè)計(jì)人員讀相關(guān)芯片的熟悉程度，選擇了XILINX公司的XC5VFX30T作為設(shè)計(jì)的使用芯片，另外，基于本次通信對(duì)協(xié)議的要求，選用XILINX公司的Aurora協(xié)議作