基于FPGA的雙絞線圖像檢測(cè)系統(tǒng)研究.pdf

1、隨著互聯(lián)網(wǎng)的迅猛發(fā)展，人們需要更多的網(wǎng)線并要求其有更高的傳輸速度，而更高的速度將導(dǎo)致雙絞線內(nèi)部的串?dāng)_顯著增加。因此，為了能在網(wǎng)線生產(chǎn)過(guò)程中將串?dāng)_維持在一定的范圍內(nèi)，便需要快速準(zhǔn)確地測(cè)量雙絞線的繞距值。鑒于軟件平臺(tái)在處理速度方面的不足，導(dǎo)致其無(wú)法滿足真實(shí)生產(chǎn)環(huán)境下對(duì)實(shí)時(shí)性的要求，因此采用硬件平臺(tái)來(lái)實(shí)現(xiàn)圖像檢測(cè)算法逐漸成為當(dāng)前的研究熱點(diǎn)。目前，現(xiàn)場(chǎng)可編程門陣列(Field Programmable Gate Array,FPGA)技術(shù)憑借其

2、處理速度快、單位成本低、運(yùn)行功耗低等優(yōu)點(diǎn)，使得人們廣泛地采用該技術(shù)處理數(shù)據(jù)量巨大的圖像檢測(cè)算法。本文研究一種基于 FPGA的實(shí)時(shí)圖像檢測(cè)系統(tǒng)，結(jié)合FPGA的特點(diǎn)對(duì)原始的圖像檢測(cè)算法進(jìn)行分析和改進(jìn)，運(yùn)用模塊化設(shè)計(jì)思想和流水線技術(shù)，從而大幅度增加圖像檢測(cè)系統(tǒng)的實(shí)時(shí)處理能力。主要工作如下：
　?。?）通過(guò)對(duì)比現(xiàn)有圖像檢測(cè)系統(tǒng)的實(shí)現(xiàn)方案，并參考FPGA在圖像檢測(cè)方面的研究現(xiàn)狀與趨勢(shì)，決定采用FPGA平臺(tái)構(gòu)建檢測(cè)試驗(yàn)系統(tǒng)用以模擬實(shí)際的雙絞線

3、生產(chǎn)環(huán)境，從而方便圖像檢測(cè)系統(tǒng)的實(shí)現(xiàn)與驗(yàn)證。
　?。?）使用Verilog HDL語(yǔ)言實(shí)現(xiàn)攝像頭初始化模塊、圖像數(shù)據(jù)采集模塊、Bayer陣列恢復(fù)與灰度化模塊、SDRAM控制器、繞距檢測(cè)模塊、UART發(fā)送模塊、VGA顯示模塊，并通過(guò)Modelsim進(jìn)行功能仿真后再在硬件平臺(tái)上進(jìn)行驗(yàn)證，表明本文提出的系統(tǒng)具有可靠性強(qiáng)、實(shí)時(shí)性好等特點(diǎn)。
　?。?）詳細(xì)討論并改進(jìn)了Canny邊緣檢測(cè)算法在FPGA上的實(shí)現(xiàn)，主要包括去噪算法和梯度方向