SoC芯片寬范圍電源電壓調(diào)節(jié)策略優(yōu)化.pdf

1、隨著集成電路和移動(dòng)終端的迅猛發(fā)展，多媒體時(shí)代下對(duì)消費(fèi)類電子產(chǎn)品性能的要求越來越高。同時(shí)在續(xù)航能力的約束以及用戶體驗(yàn)的要求下，功耗無疑是芯片設(shè)計(jì)最主要的考慮因素。電壓頻率調(diào)節(jié)(Dynamic Voltage and Frequrncy Scaling，DVFS)技術(shù)和自適應(yīng)電壓調(diào)節(jié)(Adaptive Volttage Scaling，AVS)技術(shù)應(yīng)運(yùn)而生。而傳統(tǒng)AVS技術(shù)調(diào)節(jié)時(shí)間相對(duì)較慢，且單一調(diào)節(jié)模式功耗收益有限。
　　本文設(shè)計(jì)并

2、實(shí)現(xiàn)了DVFS和AVS聯(lián)合調(diào)節(jié)策略及其驗(yàn)證電路，其中DVFS技術(shù)可以實(shí)現(xiàn)相對(duì)較快的電壓頻率切換，聯(lián)合使用DVFS和AVS技術(shù)從兩個(gè)層次上減小性能裕量，因此可以得到更大的功耗收益。其中(1)通過軟件調(diào)度硬件實(shí)現(xiàn)的方式，由上層調(diào)節(jié)信號(hào)控制電路底層電源選擇電路模塊進(jìn)行電壓快速切換實(shí)現(xiàn)電源電壓粗調(diào)。(2)通過監(jiān)控與關(guān)鍵路徑延遲最接近的復(fù)制路徑的時(shí)序狀況，實(shí)現(xiàn)自適應(yīng)電源電壓調(diào)節(jié)。此外，為了使AVS調(diào)節(jié)更為準(zhǔn)確，設(shè)計(jì)了硅后自校準(zhǔn)電路，并采用雙元單元

3、替換的方式構(gòu)造了復(fù)制關(guān)鍵路徑，使其與實(shí)際關(guān)鍵路徑盡可能的接近。同時(shí)還設(shè)計(jì)并實(shí)現(xiàn)了AVS控制模塊實(shí)現(xiàn)電源電壓細(xì)調(diào)。
　　本文采用SMIC40nm CMOS工藝，完成了整個(gè)電路的設(shè)計(jì)，同時(shí)搭建了一個(gè)小型系統(tǒng)芯片(System on Chip,SoC)來驗(yàn)證本文的聯(lián)合調(diào)節(jié)策略，可實(shí)現(xiàn)兩種工作模式，分別為1.1V/250MHz和0.6V/20MHz。通過HSIM與VCS混合仿真平臺(tái)下的驗(yàn)證，標(biāo)準(zhǔn)電壓1.1V下，在典型情況（TT工藝角、25