低功耗SoC芯片超級(jí)動(dòng)態(tài)電壓調(diào)節(jié)關(guān)鍵技術(shù)的研究.pdf

1、隨著集成電路工藝尺寸向著超深亞微米級(jí)甚至納米級(jí)進(jìn)一步縮小,芯片單位面積上的功耗呈指數(shù)級(jí)上升,如何最大限度的降低芯片功耗已成為集成電路設(shè)計(jì)領(lǐng)域亟待解決的關(guān)鍵問題。
　　 本文設(shè)計(jì)了一種面向低功耗應(yīng)用的超級(jí)動(dòng)態(tài)電壓調(diào)節(jié)(Ultra Dynamic Voltage Scaling)方法。首先,結(jié)合開環(huán)和閉環(huán)控制方法各自的優(yōu)勢(shì),設(shè)計(jì)了基于片上時(shí)序監(jiān)測(cè)的超級(jí)動(dòng)態(tài)電壓調(diào)節(jié)基本結(jié)構(gòu),然后確定了電壓調(diào)節(jié)的具體流程,同時(shí)對(duì)調(diào)節(jié)算法進(jìn)行了改進(jìn),使得

2、電路可以根據(jù)關(guān)鍵路徑的時(shí)序違規(guī)情況對(duì)系統(tǒng)電壓進(jìn)行實(shí)時(shí)調(diào)節(jié)。本文分別針對(duì)加法器和乘法器采用了超級(jí)動(dòng)態(tài)電壓調(diào)節(jié)設(shè)計(jì)。最后,為了更好的分析該動(dòng)態(tài)電壓調(diào)節(jié)方法的效果,搭建了基于HSIM和VCS的聯(lián)合仿真平臺(tái),同時(shí)引入了C語言功能模型,完成了晶體管級(jí)的功能驗(yàn)證和功耗仿真。
　　 仿真結(jié)果顯示,相對(duì)于傳統(tǒng)的動(dòng)態(tài)電壓調(diào)節(jié)技術(shù),超級(jí)動(dòng)態(tài)電壓調(diào)節(jié)技術(shù)可以大幅度的降低工作電壓并保證電路工作在正常狀態(tài),從而減小系統(tǒng)功耗,對(duì)乘法器電路最多可達(dá)47.3％