多芯片電源配送網絡分析與去耦設計.pdf

1、隨著電路板高速高密度的發(fā)展趨勢，電路板實現的功能越來越多，不可避免的出現多個芯片負載共用同一個電源/地平面的情況，這時電源/地平面在不同的頻率處表現出明顯的全局特性和本地特性。在全局特性中，各個芯片電源端口之間相互影響，電源端口之間感受到的阻抗以及電源噪聲相互疊加；本地特性中去耦電容為芯片提供高頻電流，電源端口之間幾乎沒有相互影響。再加之IC工藝向更小尺寸發(fā)展，芯片電壓逐漸降低、電流密度逐漸增大以及功耗的增加，使得電源噪聲容限進一步降低

2、。這些因素造成當今高速電源配送網絡分析與設計變得越來越具有挑戰(zhàn)性。傳統的基于頻域目標阻抗法適用于單個芯片負載情況，已不能夠指導當今的高速電源分配網絡設計，為能給電路板中每個高速數字芯片提供穩(wěn)定供電電壓，設計出針對多芯片的電源配送網絡是非常有必要的。
　　另外，去耦電容器在電路板的位置以及布局形式對其抑制噪聲的能力有著明顯的影響。對于單個去耦電容器來說，電容器的位置主要影響芯片與電容器之間的擴散電感，電容器越靠近芯片，這個電感越小。

3、因此，在滿足布局布線要求下，電容器應盡可能靠近數字芯片。對于多個電容來說，電容器布局方式對電源噪聲抑制也會產生影響，針對目前比較常用的兩種布局形式：環(huán)形布局與柵格形布局，通過相關的軟件仿真發(fā)現，在相同的條件下，不論從端口整體阻抗曲線方面還是從電源噪聲峰值方面，環(huán)形布局形式都要優(yōu)于柵格形布局。
　　本文詳細分析了PDN各組成部分在整個系統PDN中所起的作用以及多芯片PDN設計方法，通過仿真對比多輸入阻抗與單輸入阻抗表征PDN的不同，

4、說明了在多芯片PDN設計中多輸入阻抗要比單端口自阻抗更合適。以此為基礎，選用多輸入阻抗指導多芯片PDN的設計。其中主要的設計思路如下，首先，從SI-wave中提取首要設計芯片處的多輸入阻抗，利用矢量擬合得到該多輸入阻抗的有理函數并導入到電容器選擇軟件中，得到針對該芯片的去耦方案設計，把選出的去耦電容器以合理的布局方式擺放在芯片電源端口周圍，然后再以同樣的方法得到其他芯片的去耦方案設計，直到每個芯片電源端口在規(guī)定頻域內的阻抗曲線在目標阻抗