支持SPI接口的低功耗RFID IP核設(shè)計與實現(xiàn).pdf

1、在物聯(lián)網(wǎng)被全世界范圍高度關(guān)注且國家政策大力推動的情況下，RFID作為其關(guān)鍵技術(shù)也在迅速地發(fā)展。RFID系統(tǒng)主要由讀寫器與標(biāo)簽構(gòu)成，其中構(gòu)成標(biāo)簽的標(biāo)簽芯片由于設(shè)計難度高、市場需求量大，成為RFID技術(shù)的重要核心。
　　隨著集成電路的不斷發(fā)展，電路的功耗已經(jīng)成為制約產(chǎn)品性能的重要因素。尤其是對無源UHF RFID標(biāo)簽芯片，由于內(nèi)部功耗過大導(dǎo)致芯片識別距離相對較近，限制了無源芯片進(jìn)一步的發(fā)展應(yīng)用。針對這個問題，本文基于國家標(biāo)準(zhǔn)空中接口規(guī)

2、范，研究了降低無源UHF RFID標(biāo)簽芯片功耗的方法。并且考慮到IP核復(fù)用概念，為了使其能夠在設(shè)計中直接調(diào)用進(jìn)行設(shè)計的搭建，減小設(shè)計的出錯率和復(fù)雜度，本文提出支持SPI接口的RFID IP核數(shù)字基帶設(shè)計方案。
　　本文首先在UHF RFID芯片通信規(guī)范和SPI協(xié)議通信原理的基礎(chǔ)上，結(jié)合實際需求劃分系統(tǒng)架構(gòu)，將數(shù)字基帶按功能劃分了六個模塊。詳細(xì)介紹了本架構(gòu)中各個模塊的功能以及與原來架構(gòu)中各模塊對比所具有的優(yōu)勢。然后介紹了 CMOS電

3、路中功耗的組成，根據(jù)各功耗估算公式在設(shè)計中采取門控時鐘，修改SPEC文件等方法降低設(shè)計功耗。其中，在時鐘樹綜合時該采用何種緩沖單元是降低時鐘功耗的關(guān)鍵。本文通過對依次采用CLKBUF、CLKINV以及兩者相結(jié)合作為時鐘樹單元做CTS的功耗進(jìn)行對比，證明在本設(shè)計中采用CLKINV構(gòu)建時鐘樹網(wǎng)絡(luò)具有更好的功耗以及skew平衡效果。
　　其次，采用NC-Verilog進(jìn)行功能的仿真驗證，通過DC完成了電路邏輯綜合之后，詳細(xì)介紹了本文中R

4、FID IP核基于Enconter在SMIC0.13μm工藝下，從修改邏輯綜合輸出的SDC文件開始到DFM修復(fù)所進(jìn)行的低功耗布局布線過程，完成了可復(fù)用射頻識別IP核的設(shè)計。
　　最后對后端實現(xiàn)完成后的芯片核進(jìn)行了時序驗證、物理驗證以及后仿真功能驗證。經(jīng)驗證表明，該設(shè)計時序收斂，沒有物理設(shè)計規(guī)則和版圖一致性違例，并且在實際工作情況下能夠?qū)崿F(xiàn)正確功能。仿真結(jié)果表明，本文實現(xiàn)的RFID IP核數(shù)字基帶總功耗約為11.43μw，總面積約為