90nm工藝高速低功耗SRAM的設(shè)計(jì).pdf

1、隨著微電子技術(shù)的發(fā)展，嵌入式存儲(chǔ)器的設(shè)計(jì)在半導(dǎo)體設(shè)計(jì)中占據(jù)了很重要的一個(gè)分支。而隨著半導(dǎo)體工藝的不斷等比例縮小，嵌入式存儲(chǔ)器呈現(xiàn)出更高集成度、更快速、更低功耗的發(fā)展趨勢(shì)。而且目前數(shù)字設(shè)計(jì)的硅片中近80％面積用于存儲(chǔ)芯片，SRAM占各種存儲(chǔ)器總額的比重也不斷提高。SRAM作為半導(dǎo)體存儲(chǔ)器中的一類重要產(chǎn)品，在計(jì)算機(jī)、通信、多媒體等高速數(shù)據(jù)交換系統(tǒng)中得到了廣泛的應(yīng)用。因此，對(duì)靜態(tài)隨機(jī)讀寫存儲(chǔ)器進(jìn)行深入研究具有深遠(yuǎn)的意義。SRAM的低功耗和快速

2、的數(shù)據(jù)存取的特點(diǎn)已經(jīng)使其發(fā)展勢(shì)頭強(qiáng)勁，同時(shí)SRAM集成的各種系統(tǒng)芯片也發(fā)展迅速。所以，在目前狀況下，深亞微米下高速低功耗GRAM的研究理所當(dāng)然地成為了數(shù)字集成電路領(lǐng)域中的研究熱點(diǎn)之一。
　　本文第一章首先講述了半導(dǎo)體存儲(chǔ)器的分類，闡述了各種不同類型的存儲(chǔ)器的特點(diǎn)和工作原理。第二章進(jìn)行了SRAM的體系結(jié)構(gòu)分析，詳細(xì)說明了存儲(chǔ)陣列以及靈敏放大器、SRAM的譯碼電路和控制電路等外圍電路的結(jié)構(gòu)及設(shè)計(jì)方法，并總結(jié)優(yōu)缺點(diǎn)，進(jìn)行比較。第三章詳細(xì)

3、分析了GRAM基本存儲(chǔ)單元的組成結(jié)構(gòu)及電路模式，說明了SRAM六管單元的工作原理，根據(jù)公式及仿真結(jié)果選擇并確定六個(gè)存儲(chǔ)管的W/L值，還分析了SRAM存儲(chǔ)單元的靜態(tài)噪聲容限(SNM)及SRAM的功耗。以六管單元為基礎(chǔ)，設(shè)計(jì)了一種高速低功耗的GRAM，工藝采用TSMC90nm工藝。而且根據(jù)需要設(shè)計(jì)了靈敏放大器、譯碼器等外圍電路，并對(duì)靈敏放大器做了詳細(xì)分析。還設(shè)計(jì)了一些具有特定功能的模塊電路。最后給出了整個(gè)電路的仿真結(jié)果。第四章從最優(yōu)化的角度

4、，對(duì)版圖的整體布局(floor-plan)、信號(hào)線布局(signal-plan)、外圍電路布局等做出了具體的分析與設(shè)計(jì)，為了確保版圖質(zhì)量，進(jìn)行實(shí)際版圖設(shè)計(jì)的時(shí)候盡量采用了模塊和走線對(duì)稱的方式，并給出了整個(gè)設(shè)計(jì)的版圖。本文設(shè)計(jì)的SRAM容量為64K，讀出時(shí)間為3ns，寫入時(shí)間1ns，廣泛應(yīng)用在二級(jí)緩存中，已經(jīng)準(zhǔn)備tapeout。
　　設(shè)計(jì)中采用了一些塊選擇信號(hào)，對(duì)存儲(chǔ)陣列進(jìn)行了分塊設(shè)計(jì)，靈敏放大器采用了經(jīng)典鎖存型的設(shè)計(jì)方法，譯碼器采