側墻TEOS-SiO2薄層的去除及重新淀積.pdf

1、在集成電路制造領域,晶體管是電路中應用最主要的器件之一,而它的自對準源漏柵工藝是晶體管制造的關鍵。在小尺寸深亞微米技術中,輕摻雜源漏結構(LDD)是MOS管的重要組成部分,其相關的側墻工藝是影響晶體管功能是否有效的關鍵。對于集成電路這種高度精密的細微加工的大生產(chǎn),它的特點是工序長,最多可達到上千道工序,所以成品率取決于每一道工藝的好壞。如何提高產(chǎn)品良率將對經(jīng)濟效益具有巨大的影響,所以我們針對LDD這一段的關鍵工藝側墻TEOS進行了研究。

2、
　　 本論文“側墻TEOS-SiO2薄層的去除及重新淀積”主要是針對8英寸0.18um邏輯產(chǎn)品的多晶硅側墻工藝來講的,通過改進多晶硅側墻的工藝來提高產(chǎn)品的良率。在0.18um邏輯產(chǎn)品的技術里,側墻通常有三層不同的結構即SiO2-SiN-SiO2組成,其中第三層側墻TEOS的厚度最大也最容易遭受塵埃微粒。當?shù)谌龑觽葔EOS遭受到一定數(shù)量或體積的塵埃微粒沾污,且受影響的芯片單元達到一定百分比時,整片晶圓就得報廢,這對公司來說是一

3、個不小的損失。所以我們的實驗主要是針對側墻三TEOS來進行的。具體實驗過程中,我們選用在淀積完側墻三TEOS后有大量塵埃微粒的晶圓,先用氫氟酸去除側墻三TEOS,然后進行側墻三TEOS的重新淀積。當晶圓完成所有工藝流程后,在WAT①進行產(chǎn)品良率的測試。一切檢測數(shù)據(jù)都符合要求,則說明去除側墻三TEOS并重新淀積側墻三TEOS對產(chǎn)品沒有造成低的量率,也就是說“第三層側墻TEOS-SiO2薄層的去除及重新淀積”的實驗是成功的。