可編程核版圖自動(dòng)生成研究.pdf

1、可編程核的邏輯功能變得越來(lái)越強(qiáng)大，從而單芯片的可編程邏輯器件能夠?qū)崿F(xiàn)整個(gè)系統(tǒng)的功能。由于可編程核的結(jié)構(gòu)變得復(fù)雜而且不同的應(yīng)用領(lǐng)域?qū)删幊毯私Y(jié)構(gòu)有不同的要求，因此可編程核的版圖設(shè)計(jì)將會(huì)花費(fèi)更多的人力和更長(zhǎng)的時(shí)間，從而可編程核版圖自動(dòng)生成也變得迫切得需要。 本文的研究課題是根據(jù)可編程核的結(jié)構(gòu)描述自動(dòng)生成可編程核的版圖。可編程核是由重復(fù)單元所排成的陣列，每個(gè)重復(fù)單元內(nèi)都含有一個(gè)連接單元和一個(gè)全定制的邏輯單元。本文采用開(kāi)關(guān)陣列結(jié)構(gòu)來(lái)實(shí)現(xiàn)

2、連接單元，能夠?qū)⑺O(shè)計(jì)的任意兩條互連線進(jìn)行編程連接。對(duì)于連接單元和全定制的邏輯單元?jiǎng)t采用貪婪通道布線算法進(jìn)行拼接而生成重復(fù)單元的版圖，并進(jìn)一步通過(guò)四周粘合將重復(fù)單元的端口對(duì)齊而自動(dòng)生成了可編程核的版圖。 本文提出的采用開(kāi)關(guān)陣列結(jié)構(gòu)實(shí)現(xiàn)連接單元的方法由4個(gè)步驟構(gòu)成：編程連接的均勻分布、基于擁擠度的交界分配、開(kāi)關(guān)與互連線的對(duì)應(yīng)以及線網(wǎng)分裂的通道布線，并且所生成的連接單元版圖可以具有不同的長(zhǎng)寬比。然后在貪婪通道布線的基礎(chǔ)上提出了單軌布

3、線問(wèn)題，并將其用于實(shí)現(xiàn)連接單元和邏輯單元之間的拼接以及重復(fù)單元之間的拼接。 本文所開(kāi)發(fā)的可編程核版圖自動(dòng)生成原型能夠根據(jù)可編程核的結(jié)構(gòu)描述、人工全定制的邏輯單元和基本單元，以及版圖設(shè)計(jì)規(guī)則自動(dòng)生成可編程核的版圖。用所開(kāi)發(fā)原型自動(dòng)生成一個(gè)22×22的可編程核，版圖面積是4735×8830μm<'2>，其人工全定制的版圖面積約為5578×5748μm<'2>，與人工全定制相比，版圖面積增大了30％。Soft Core自動(dòng)生成的可編程