2023年全國碩士研究生考試考研英語一試題真題(含答案詳解+作文范文)_第1頁
已閱讀1頁,還剩70頁未讀, 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

1、目錄摘要1Abstract3弓I言6第一章SOI技術(shù)工藝基礎(chǔ)和器件特性一一8第11節(jié)SOI襯底硅片加工技術(shù)和本課題采用的SOI襯底硅片類型8第12節(jié)在S01工藝中常用的關(guān)鍵工藝和本課題采用的工藝13第13節(jié)SOI晶體管體引出方式16第14節(jié)SOI器件特性19第15節(jié)SOI器件優(yōu)點(diǎn)23第二章013微米S01CMOS工藝開發(fā)26第21節(jié)淺槽隔離工藝模塊27第22節(jié)柵工藝模塊36第23節(jié)源漏工程39第24節(jié)互連工藝41第三章013微米SOIC

2、MOS工藝器件特性43第31節(jié)體引出器件的形式與面積一43第32節(jié)器件的電氣參數(shù)44第33節(jié)器件的泄漏電流51第34節(jié)自加熱效應(yīng)“57第35節(jié)浮體器件的線性區(qū)KINK效應(yīng)一40第四章結(jié)論一一一一一一一66參考文獻(xiàn)一一一”一一一一一一一一一68致射一一”一一一一一一一一69U33伏體引出NMOS晶體管的輸出特性曲線上,也觀察到漏端電流隨著漏端電壓變大而變小的負(fù)微分現(xiàn)象。這是SOl產(chǎn)生的自加熱現(xiàn)象。12伏體引出NMOS晶體管的輸出特性曲線上

3、,沒有觀察到白加熱現(xiàn)象現(xiàn)象,是由于12伏體引出NMOS晶體管的功耗比較低、產(chǎn)生的熱比較少,自加熱現(xiàn)象比較不明顯。SOI12伏體引出NMOS晶體管,與體硅12伏NMOS晶體管相比,沒有表現(xiàn)出泄漏電流低的優(yōu)勢(shì)。經(jīng)分析發(fā)現(xiàn),是由于本課題的SOI工藝配置,屬于常規(guī)工藝技術(shù),非低漏電工藝技術(shù)。晶體管泄漏電流,主要是由亞閾值漏電引起。SOl晶體管的結(jié)漏電低的優(yōu)勢(shì),無法體現(xiàn)。而013微米SOI工藝,和與之比較的013微米體硅工藝之間的工藝差別,例如,

4、柵氧、源漏、阱、熱預(yù)算、淺槽隔離結(jié)構(gòu)等差異造成的晶體管的溝道亞閾值漏電不同,是上述SOI體引出晶體管比體硅晶體管的泄漏電偏高的原因。在12伏浮體器件上觀察到了線性區(qū)KINK效應(yīng),是12伏器件的薄柵氧的隧穿電流產(chǎn)生的空穴積累在NMOS浮空體區(qū),引起體電位升高,跨導(dǎo)曲線上出現(xiàn)第二個(gè)峰,也就是線性區(qū)KINK效應(yīng)。通過上述實(shí)驗(yàn)和研究,解決了公司在開發(fā)O13微米SOl工藝過程中遇到的工藝問題,深化對(duì)本工藝的器件特性了解和掌握,完成了O13微米SO

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

評(píng)論

0/150

提交評(píng)論