turbo碼及rsturbo級聯(lián)碼的fpga實現(xiàn)

1、分類號密級UDC編號桂林電子科技大學碩士學位論文題目:Turbo碼及RSTurbo級聯(lián)碼的FPGA實現(xiàn)(英文)ImplementationofTurboCodeRSTurboConcatenatedCodebasedonFPGA研究生姓名：毛為勇指導教師姓名、職務(wù)：仇洪冰教授申請學科門類：工學碩士學科、專業(yè)：通信與信息系統(tǒng)專業(yè)提交論文日期：2009年4月論文答辯時間：2009年6月14日2009年4月1日萬方數(shù)據(jù)摘要摘要自1993年Tu

2、rbo碼提出以來，Turbo碼以其接近Shannon限的性能激起了編碼界研究Turbo碼的熱情。如今，盡管前人已經(jīng)在編碼參數(shù)設(shè)計、算法改進、性能仿真和實現(xiàn)等方面做了大量的工作，但Turbo碼仍是當前信道編碼領(lǐng)域研究的熱點之一。本文以FPGA硬件實現(xiàn)Turbo編譯碼器為主要目標。在實現(xiàn)Turbo編譯碼器的基礎(chǔ)上，用FPGA設(shè)計并實現(xiàn)了RSTurbo級聯(lián)碼。本文實現(xiàn)的Turbo譯碼器，采用時分復用的思想，即用一塊SISO模塊完成Turbo譯

3、碼器的迭代運算；用兩塊ROM存儲器和一塊RAM存儲器完成外信息的存儲、交織和解交織的功能。在計算前向度量和后向度量的過程中，本文借用DSP中指令流水線的思想，分別設(shè)計了前向度量和后向度量的計算模塊。針對傳統(tǒng)Turbo譯碼器的設(shè)計，本文提出一種改進的實現(xiàn)方案，該方案可減少一個幀長時鐘周期的譯碼延時和節(jié)省一個解交織模塊的硬件資源。本文利用RS譯碼器的檢錯結(jié)果，反饋控制RSTurbo級聯(lián)碼譯碼器中Turbo譯碼器停止迭代譯碼，可以有效地減少不