基于fpga的微控制器ip核研究與設(shè)計(1)

1、山西大學(xué)2008屆碩士研究生學(xué)位論文基于FPGA的微控制器IP核研究與設(shè)計作者姓名指導(dǎo)教師學(xué)科專業(yè)研究方向培養(yǎng)單位學(xué)習(xí)年限弓劍鋒李月香副教授系統(tǒng)工程嵌入式系統(tǒng)及智能檢測與控制計算機與信息技術(shù)學(xué)院2005年9月2008年6月二oo八年六月中文摘要IP核復(fù)用技術(shù)是S0c設(shè)計的核心技術(shù)，可使芯片設(shè)計變得快捷，設(shè)計風(fēng)險也大為降低。八位微控制器IP核是SOC設(shè)計中應(yīng)用最廣泛的一類嵌入式核。微控制器(MCU)是許多數(shù)字系統(tǒng)的核心部件，其控制復(fù)雜，對

2、面積、功耗、運算速度、功能等方面都有很高的要求。設(shè)計擁有自主知識產(chǎn)權(quán)的高性能MCU一直是集成電路設(shè)計領(lǐng)域一個富有挑戰(zhàn)性的課題。本文的研究正是對此做一次有益的嘗試和實踐。本文在對Microchip技術(shù)公司PICl8LF4550微控制器的系統(tǒng)架構(gòu)、指令系統(tǒng)和時序機構(gòu)進行深入研究的基礎(chǔ)上，總結(jié)了微控制器的工作原理和設(shè)計方法。設(shè)計時將微控制器總體劃分為控制通路和數(shù)據(jù)通路兩個單元，并細化成各個子模塊進行實現(xiàn)。本文改進了微控制器的時序結(jié)構(gòu)，用單時鐘