基于fpga的dds信號(hào)發(fā)生器設(shè)計(jì)【文獻(xiàn)綜述】

1、畢業(yè)設(shè)計(jì)文獻(xiàn)綜述畢業(yè)設(shè)計(jì)文獻(xiàn)綜述電子信息科學(xué)與技術(shù)電子信息科學(xué)與技術(shù)基于基于FPGAFPGA的DDSDDS信號(hào)發(fā)生器設(shè)計(jì)信號(hào)發(fā)生器設(shè)計(jì)摘要：討論了DDS信號(hào)發(fā)生器的原理及性能特點(diǎn)，簡單介紹了實(shí)現(xiàn)該技術(shù)的幾種方式，以及幾種方案的比較。關(guān)鍵字：直接數(shù)字頻率合成器（DDS）；FPGA；0、引言、引言傳統(tǒng)的信號(hào)波形產(chǎn)生方法，如RC和LC振蕩器或單片模擬集成函數(shù)發(fā)生器，盡管它們的電路實(shí)現(xiàn)比較簡單，但產(chǎn)生的信號(hào)波形頻率精度和穩(wěn)定度并不是很理想，而使

2、用鎖相環(huán)技術(shù)，頻率精度有了很大的提高，但工藝相對比較復(fù)雜，分辨率也不高，頻率變換和實(shí)現(xiàn)計(jì)算機(jī)程序控制也不方便。隨著電子技術(shù)的迅速發(fā)展，一種全新的信號(hào)合成技術(shù)，即直接數(shù)字頻率合成技術(shù)，將先進(jìn)的數(shù)字信號(hào)處理理論與方法引入信號(hào)合成領(lǐng)域，實(shí)現(xiàn)了合成信號(hào)的頻率轉(zhuǎn)換和頻率準(zhǔn)確度之間的統(tǒng)一。DDS以其優(yōu)越的性能特點(diǎn)成為現(xiàn)代頻率合成技術(shù)中的佼佼者，被廣泛應(yīng)用于跳頻通信、雷達(dá)、導(dǎo)航、電子偵察、干擾和反干擾等電子技術(shù)領(lǐng)域，具有很高的研究價(jià)值。1、DDS的原

3、理的原理及性能特點(diǎn)及性能特點(diǎn)DDS是一種從相位概念出發(fā)直接合成所需波形的數(shù)字頻率合成技術(shù)，主要通過查波形表實(shí)現(xiàn)。由所學(xué)過的奈奎斯特抽樣定理可知，當(dāng)抽樣頻率大于被抽樣信號(hào)的最高頻率2倍時(shí)，通過抽樣得到的數(shù)字信號(hào)可以通過一個(gè)低通濾波器還原成原來的信號(hào)。DDS信號(hào)發(fā)生器主要由參考時(shí)鐘、相位累加器、波形存儲(chǔ)器、D／A轉(zhuǎn)換器和模擬低通濾波器組成（如圖1）。圖1DDS原理結(jié)構(gòu)圖圖2相位累加器FPGA的大規(guī)模、高集成度、高可靠性、高速、可反復(fù)配置，以

4、及擁有強(qiáng)大的智能開發(fā)軟件，十分適合實(shí)現(xiàn)DDS技術(shù)。利用EDA開發(fā)軟件，可完成設(shè)備輸入、編譯、器件適配、設(shè)計(jì)仿真、定時(shí)分析、器件編程的所有過程?；贔PGA的DDS實(shí)現(xiàn)有4種方式：（1）VHDL語言實(shí)現(xiàn)根據(jù)原理圖，在QuartusII中建立頂層文件和底層模塊文件，底層模塊包括加法模塊、寄存器模塊、ROM查找表模塊，波形初始化數(shù)據(jù)模塊，對個(gè)模塊編程實(shí)現(xiàn)功能，最后綜合在一起。（2）原理圖設(shè)計(jì)實(shí)現(xiàn)調(diào)用QuartusII中的LPM模塊，進(jìn)行仿真。

5、（3）基于模塊的實(shí)現(xiàn)根據(jù)將編程后的模塊轉(zhuǎn)換成模塊符號(hào)，在頂層文件中調(diào)用模塊符號(hào)和LPM模塊，手動(dòng)連接。（4）基于DSPBuilder的實(shí)現(xiàn)把MATLABSimulink中的DSP系統(tǒng)設(shè)計(jì)轉(zhuǎn)化為HDL文件，在QuartusII中實(shí)現(xiàn)到具體的器件中，也可以全部通過MATLABSimulink界面實(shí)現(xiàn)設(shè)計(jì)綜合、編譯和下載，然后進(jìn)行調(diào)試。由此看來主要有兩種方式實(shí)現(xiàn)，即用基于FPGA的芯片與用專用DDS芯片。兩種方式作比較可得：（1）有的專用DD

6、S芯片功能雖然比較多，但使用起來不方便，對于一些功能也沒有需求，而利用FPGA則可以根據(jù)實(shí)際情況來編程實(shí)現(xiàn)各種比較復(fù)雜的功能，這一點(diǎn)比較實(shí)用、靈活。（2）對輸出的信號(hào)質(zhì)量來說，利用FPGA輸出的信號(hào)質(zhì)量雖然比利用專用DDS芯片合成的信號(hào)質(zhì)量來的低，但其誤差在允許范圍內(nèi)。（3）專用的DDS芯片價(jià)格比較高，而用FPGA設(shè)計(jì)的電路不需要多少成本。3、總結(jié)、總結(jié)本課題的參考文獻(xiàn)大部分來源于電子期刊，以及一些外文文獻(xiàn)。通過對這些文獻(xiàn)的閱讀、整理、

7、篩選，使我對DDS有了深入的了解，這對今后課題的制作十分關(guān)鍵，也讓我的知識(shí)有了新的擴(kuò)展，讓我的自主學(xué)習(xí)能力有了進(jìn)一步的提高。在這一過程中，遇到了許多困難，讓我經(jīng)歷了磨練，使我成長，這是成功的開始，這次課題的設(shè)計(jì)也將成為我大學(xué)4年的總結(jié)。4、參考文獻(xiàn)、參考文獻(xiàn)[1]姜田華.實(shí)現(xiàn)直接數(shù)字頻率合成器的三種技術(shù)方案[JOL].沈陽單片機(jī)開發(fā)網(wǎng).2008.[2]謝亮.基于FPGA的DDS實(shí)現(xiàn)的幾種方式[J].科技廣場.2006.[3]周俊峰，陳濤