基于信號(hào)處理系統(tǒng)統(tǒng)計(jì)特性的高可靠低功耗電路設(shè)計(jì)技術(shù)研究.pdf

1、數(shù)字信號(hào)處理技術(shù)近年來(lái)發(fā)展迅速，其面向通信及多媒體處理等算法的復(fù)雜度也日漸提高。數(shù)字集成電路是信號(hào)處理實(shí)現(xiàn)的載體，當(dāng)算法復(fù)雜度大規(guī)模增加時(shí)，功耗成為數(shù)字信號(hào)處理電路實(shí)現(xiàn)的關(guān)鍵性問(wèn)題之一。因?yàn)閯?dòng)態(tài)功耗和電路供電電壓成二次方正比關(guān)系，所以傳統(tǒng)低功耗技術(shù)常利用降低電路供電電壓來(lái)實(shí)現(xiàn)。但是當(dāng)電路降低供電電壓時(shí)，電路容錯(cuò)閾值也隨之變小，因此數(shù)字電路本身對(duì)噪聲的容錯(cuò)能力會(huì)大大降低。對(duì)電路內(nèi)部而言，電路本身容錯(cuò)能力變?nèi)?；?duì)電路外部而言，隨著數(shù)字集成電

2、路特征尺寸逐漸減小，在深亞微米尺寸下電路外部會(huì)出現(xiàn)更多具有統(tǒng)計(jì)學(xué)意義的隨機(jī)噪聲。隨機(jī)噪聲是由工藝或者信號(hào)帶來(lái)的，其具有以下三個(gè)特點(diǎn)：動(dòng)態(tài)特性、出現(xiàn)在電路的各個(gè)位置、不容易被傳統(tǒng)的檢測(cè)技術(shù)識(shí)別。因此在外界噪聲增加和數(shù)字電路內(nèi)部容錯(cuò)能力下降的雙重背景下，低功耗的容錯(cuò)問(wèn)題成為研究難點(diǎn)之一，其研究的重要性也尤為突出。傳統(tǒng)的容錯(cuò)技術(shù)主要采用冗余容錯(cuò)，其解決思路基于以下兩點(diǎn)假設(shè)：其一是冗余模塊同時(shí)出錯(cuò)的概率遠(yuǎn)小于單獨(dú)模塊；其二是判決模塊邏輯操作正確

3、。但此假設(shè)在深亞微米的電路中并不實(shí)際，在低特征尺寸下，電路的本征噪聲會(huì)大概率引起冗余模塊的同時(shí)出錯(cuò)和判決模塊的運(yùn)算錯(cuò)誤，因此傳統(tǒng)的冗余容錯(cuò)技術(shù)無(wú)法處理深亞微米的低功耗容錯(cuò)問(wèn)題。
　　基于統(tǒng)計(jì)學(xué)的方法是近年來(lái)處理動(dòng)態(tài)噪聲干擾的有效方法和研究熱點(diǎn)。研究者將馬爾科夫場(chǎng)應(yīng)用到電路容錯(cuò)設(shè)計(jì)中，其通過(guò)能量的觀點(diǎn)處理動(dòng)態(tài)隨機(jī)噪聲并取得低功耗下電路的高穩(wěn)定性。以馬氏場(chǎng)論為基礎(chǔ)的電路設(shè)計(jì)不再力求每個(gè)電路節(jié)點(diǎn)的每個(gè)信號(hào)在每一個(gè)時(shí)刻都正確，而是從統(tǒng)計(jì)學(xué)

4、的角度使電路正確的聯(lián)合概率最大化。在性能實(shí)測(cè)中，其電路可在超低供電壓下達(dá)到很高的容錯(cuò)性能。但是馬爾科夫場(chǎng)方法相較于傳統(tǒng)的CMOS電路設(shè)計(jì)方法而言存在以下兩點(diǎn)不足：其一是馬爾科夫場(chǎng)電路基本邏輯門電路結(jié)構(gòu)過(guò)于復(fù)雜，其面積開銷大約是傳統(tǒng)邏輯門電路的20倍。巨大的硬件開銷制約了該技術(shù)在大規(guī)模集成電路中的應(yīng)用。其二是馬爾科夫場(chǎng)電路特殊的反饋結(jié)構(gòu)的理論分析不足。反饋環(huán)路是模擬電路中常使用的電路結(jié)構(gòu)，其可以有效地提高系統(tǒng)的穩(wěn)定性。但在數(shù)字電路中，對(duì)反

5、饋電路的研究主要集中在其存儲(chǔ)性能上，而反饋電路在數(shù)字電路中的容錯(cuò)特性鮮有被人研究。馬爾科夫場(chǎng)電路因其在超低電壓下的高穩(wěn)定性被廣泛關(guān)注和研究，但其電路的反饋結(jié)構(gòu)缺乏理論支持和依據(jù)，難以支持后續(xù)研究?；隈R爾科夫場(chǎng)電路研究的兩點(diǎn)不足，本文主要從理論證明和電路設(shè)計(jì)兩個(gè)方面進(jìn)行深入分析和改進(jìn)研究。本論文的理論分析采用概率CMOS模型，并結(jié)合信息論的知識(shí)進(jìn)行證明。本論文的電路研究包括基本邏輯單元、基本運(yùn)算單元和基本信號(hào)處理單元，設(shè)計(jì)旨在降低面積和

6、復(fù)雜度。
　　在理論分析方法上，本文主要有以下兩點(diǎn)貢獻(xiàn)：
　　?本文提出的分析方法以馬爾科夫電路核心反饋環(huán) NAND-NAND為研究對(duì)象，利用概率 CMOS建模概率門。從理論上證明了反饋電路具有概率遞增且上有界的容錯(cuò)特性，并數(shù)學(xué)證明了馬爾科夫場(chǎng)電路的核心反饋環(huán)電路具有優(yōu)于傳統(tǒng) CMOS電路的容錯(cuò)性能。理論推導(dǎo)結(jié)果與測(cè)試結(jié)果呈現(xiàn)一致性。此結(jié)果不僅可以佐證馬爾科夫場(chǎng)電路結(jié)構(gòu)的有效性，還能為組合電路的反饋容錯(cuò)奠定理論基礎(chǔ)。

7、　　?本文提出一種基于信息論的分析方法。通過(guò)熵和互信息的證明，得到了理論供電電壓表達(dá)式，并證明了在保證電路性能的條件下馬爾科夫場(chǎng)電路的供電電壓可以低于傳統(tǒng)的CMOS電路。
　　在電路設(shè)計(jì)上，本文主要有以下四點(diǎn)貢獻(xiàn)：
　　?在基本邏輯門設(shè)計(jì)中，本文提出一種面積共享的回環(huán)組合邏輯門結(jié)構(gòu)（簡(jiǎn)稱回環(huán)門或反饋門）。其結(jié)構(gòu)不僅可以具有相比于傳統(tǒng)馬爾科夫場(chǎng)單元60％的面積節(jié)約，還可以實(shí)現(xiàn)3dB的性能提升。文章而后提出共享回環(huán)NAND-NO

8、R結(jié)構(gòu)，以滿足多種邏輯的輸出要求?；诖私Y(jié)構(gòu)的半加器實(shí)例設(shè)計(jì)可以實(shí)現(xiàn)在0.25V供電下相較于傳統(tǒng)CMOS結(jié)構(gòu)平均11dB的性能增益。
　　?在基本運(yùn)算單元設(shè)計(jì)中，本文提出一種基于部分簇能量的馬爾科夫場(chǎng)電路設(shè)計(jì)方法，其旨在利用舍去部分性能換取面積的折中。文章隨后利用兩個(gè)折中結(jié)構(gòu)構(gòu)建互補(bǔ)邏輯組（后文簡(jiǎn)稱邏輯對(duì)），其方法在面積共享的同時(shí)一方面補(bǔ)償了由于部分簇能量帶來(lái)的性能損失，另一方面降低了馬氏隨機(jī)場(chǎng)電路的復(fù)雜度。文章基于部分簇能量互補(bǔ)

9、對(duì)設(shè)計(jì)了全共享的超前進(jìn)位加法器，并從電路的前端仿真到后端布局布線進(jìn)行了版圖實(shí)現(xiàn)和芯片流片。在性能測(cè)試中，對(duì)比傳統(tǒng)馬爾科夫場(chǎng)電路，本論文提出的加法器結(jié)構(gòu)在低功耗仿真中具有20%的性能提升，并在130nm IBM流片后具有25%的面積節(jié)約。
　　?三模冗余是常見的算法級(jí)容錯(cuò)結(jié)構(gòu)，其假設(shè)選通模塊操作正確來(lái)實(shí)現(xiàn)冗余容錯(cuò)，但當(dāng)電路進(jìn)入深亞微米，諸多不確定因素引起的隨機(jī)噪聲會(huì)引起選通模塊的錯(cuò)誤。因此原有的容錯(cuò)方法會(huì)出現(xiàn)錯(cuò)誤。受馬爾科夫場(chǎng)方法的

10、啟發(fā)，本論文提出一種雙環(huán)反饋的二模冗余結(jié)構(gòu)，一方面可以有效的應(yīng)對(duì)小節(jié)點(diǎn)下的隨機(jī)噪聲，另一方面可以有效的節(jié)約30%的冗余面積。在實(shí)際測(cè)試中，本文提出的結(jié)構(gòu)在超低電壓供電下穩(wěn)定工作且具有至少10.5%的性能提升，同時(shí)還具有相比于傳統(tǒng)方法8.33%的時(shí)延優(yōu)勢(shì)。
　　?在基本數(shù)字信號(hào)單元設(shè)計(jì)中，本論文針對(duì)數(shù)字圖像處理的兩種場(chǎng)景進(jìn)行了并行的超高速電路設(shè)計(jì)和串行的超低功耗的離散余弦變換電路設(shè)計(jì)。傳統(tǒng)計(jì)算以乘法器為化簡(jiǎn)原則，因?yàn)槌朔ㄆ鞯挠布?fù)雜

11、度最高。本文首先結(jié)合概率計(jì)算表征的特點(diǎn)，選擇以加法器作為優(yōu)化核心并提出 OR加法器和OR-AND加法器，以此兩種加法器分別解決不溢出和溢出情況下的加法操作。然后本文利用其加法器結(jié)構(gòu)設(shè)計(jì)了全并行離散余弦變換結(jié)構(gòu)，使其在±5%的性能范圍內(nèi)，實(shí)現(xiàn)相比于傳統(tǒng)離散余弦變換和概率串行離散余弦變換至少10倍的面積×?xí)r延增益。在串行低功耗離散余弦變換的設(shè)計(jì)中，本文提出概率計(jì)算和馬爾科夫場(chǎng)電路聯(lián)合設(shè)計(jì)的方法，設(shè)計(jì)了概率計(jì)算MRF串行離散余弦變換電路，并使