低功耗高穩(wěn)定性八管SRAM單元電路設(shè)計(jì).pdf

1、隨著MOS制造工藝的不斷進(jìn)步,晶體管的尺寸變得越來越小,SRAM存儲(chǔ)單元電路對(duì)制造工藝的偏差越來越敏感,其性能也就越來越不穩(wěn)定。由于低功耗的性能要求,低電源電壓技術(shù)也被應(yīng)用到SRAM單元電路設(shè)計(jì)中。然而,低的電源電壓會(huì)導(dǎo)致SRAM存儲(chǔ)單元電路的靜態(tài)噪聲余量(SNM)進(jìn)一步的降低,也即穩(wěn)定性更差。功耗的增大也是SRAM技術(shù)發(fā)展的一個(gè)難題。據(jù)ITRS(國際半導(dǎo)體技術(shù)發(fā)展路線圖)預(yù)測(cè),在嵌入式存儲(chǔ)器當(dāng)中,SRAM存儲(chǔ)單元陣列將占到所有晶體管數(shù)

2、目的一大半。由于SRAM單元數(shù)目的巨大以及漏電流(Leakage Power)的不斷增大,SRAM單元陣列的功耗偏大問題也變得越來越突出。
　　 傳統(tǒng)的SRAM存儲(chǔ)單元采用的是六管的結(jié)構(gòu),其讀操作采用的是直接存取機(jī)理。在讀操作過程中,數(shù)據(jù)存儲(chǔ)點(diǎn)通過存取晶體管直接與位線(Bit-line)相接,由于分壓和外部噪聲的影響,存儲(chǔ)的數(shù)據(jù)很不穩(wěn)定,也就是讀操作的破壞。改良型的七管SRAM結(jié)構(gòu)特別針對(duì)六管SRAM讀操作破壞的問題,采用數(shù)據(jù)

3、存儲(chǔ)點(diǎn)與位線分離的方法,消除了電壓分壓以及外部噪聲的問題,其穩(wěn)定性得到顯著提升。但是,由于只有一個(gè)存取NMOS管用于寫操作,加上閾值電壓損失的作用,其寫操作的穩(wěn)定性及速度不能達(dá)到要求。
　　 一種新型的八管SRAM結(jié)構(gòu)被提出,其針對(duì)于七管SRAM的寫操作的問題,在交叉耦合的反相器之間加入了一個(gè)PMOS晶體管。在數(shù)據(jù)保持和讀操作過程中,PMOS是導(dǎo)通的,兩個(gè)反相器組成一個(gè)鎖存器(Latch)從而保持?jǐn)?shù)據(jù)穩(wěn)定。在寫操作過程中,PMO