基于FPGA的TCP協(xié)議的設(shè)計(jì)與驗(yàn)證.pdf

1、進(jìn)入新世紀(jì)以來(lái)，人類(lèi)社會(huì)已經(jīng)逐步跨入數(shù)字化、信息化時(shí)代。信息技術(shù)的發(fā)展已經(jīng)成為推動(dòng)人類(lèi)生活方式發(fā)生轉(zhuǎn)變的一個(gè)重要因素。The Internet of Things（物聯(lián)網(wǎng)）、Cloud Computation（云計(jì)算）、Big Data（大數(shù)據(jù)）的提出更是信息技術(shù)發(fā)展到新階段的一個(gè)重要標(biāo)志?，F(xiàn)階段信息技術(shù)的一個(gè)重要依托就是高速互聯(lián)網(wǎng)技術(shù)。而要實(shí)現(xiàn)高速互聯(lián)網(wǎng)，必須克服高時(shí)延和低吞吐量這兩個(gè)缺點(diǎn)。TCP/IP協(xié)議的硬線(xiàn)化是解決上述問(wèn)題的一個(gè)

2、重要途徑。為此，世界各國(guó)也都在該項(xiàng)技術(shù)上投入了巨大的人力和物力。本文對(duì)TCP/IP協(xié)議硬線(xiàn)化過(guò)程中的關(guān)鍵流程TCP協(xié)議的硬線(xiàn)化進(jìn)行了深入的研究。
　　本文以IEEE的RFC793協(xié)議為標(biāo)準(zhǔn)，在查閱了大量參考文獻(xiàn)和互聯(lián)網(wǎng)資源的基礎(chǔ)上，設(shè)計(jì)了基于FPGA的TCP卸載引擎。本設(shè)計(jì)的主要由三大部分構(gòu)成：TCP發(fā)送處理模塊、定時(shí)/計(jì)數(shù)模塊以及TCP接收處理模塊。其中TCP發(fā)送處理模塊是本設(shè)計(jì)的核心部分，它主要負(fù)責(zé)校驗(yàn)和的產(chǎn)生，數(shù)據(jù)的封裝，發(fā)

3、送報(bào)文的緩存，狀態(tài)的跳轉(zhuǎn)，相關(guān)控制信號(hào)的產(chǎn)生，數(shù)據(jù)流量的控制以及重傳超時(shí)時(shí)間閾值的調(diào)整；定時(shí)/計(jì)數(shù)模塊主要負(fù)責(zé)記錄TCP報(bào)文的發(fā)送以及傳輸時(shí)間，以供TCP發(fā)送處理模塊使用。TCP接收處理模塊主要負(fù)責(zé)接收?qǐng)?bào)文的解析、校驗(yàn)以及緩存。
　　本設(shè)計(jì)以Xilinx的EDA設(shè)計(jì)套件ISE14.7為軟件編程平臺(tái)，采用Verilog HDL為編程語(yǔ)言來(lái)設(shè)計(jì)相應(yīng)的硬線(xiàn)邏輯電路。以ISE自帶的波形仿真軟件Isimulator為工具進(jìn)行了功能上的仿真，

4、仿真過(guò)程主要分為2個(gè)部分：模塊的仿真和系統(tǒng)級(jí)仿真。當(dāng)子模塊仿真和系統(tǒng)整體仿真通過(guò)以后，本文將設(shè)計(jì)好的TCP模塊與UART模塊通過(guò)接口例化的形式整合在一起形成一個(gè)完整的通信實(shí)體。接下來(lái)進(jìn)行綜合、布局布線(xiàn)、生成比特流文件，最后比特文件分別下載到具有兩個(gè)不同端口號(hào)的NEXYS2開(kāi)發(fā)板。驗(yàn)證過(guò)程中，根據(jù)開(kāi)發(fā)板上LED燈及8段數(shù)碼管的狀態(tài)來(lái)判斷本設(shè)計(jì)在功能上是否符合協(xié)議標(biāo)準(zhǔn)。與此同時(shí)還使用了邏輯分析儀Logic Analyzer對(duì)start_si