已閱讀1頁，還剩59頁未讀， 繼續(xù)免費(fèi)閱讀
版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡介
1、根據(jù)我國制定的數(shù)字電視廣播時(shí)間表，2015年停止模擬電視播出，實(shí)現(xiàn)數(shù)字廣播電視有線、衛(wèi)星和無線的全國覆蓋。未來10年我國需要3-5億顆解碼芯片，數(shù)字視頻面臨巨大的市場，解碼標(biāo)準(zhǔn)之爭已經(jīng)演化成了芯片之爭。Lifview(鳳芯)系列產(chǎn)品擁有完全自主的知識產(chǎn)權(quán)，是支持國家自主標(biāo)準(zhǔn)AVS及主流國際標(biāo)準(zhǔn)，支持標(biāo)清高清實(shí)時(shí)解碼，靈活通用可配置的數(shù)字視音頻編解碼SoC芯片系列。鳳芯Ⅲ主頻要求200Mhz，片外存儲器則選用了DDR400以滿足帶寬需求。
溫馨提示
- 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 基于FPGA的DDR3控制器IP設(shè)計(jì)與驗(yàn)證.pdf
- 基于FPGA的DDR3設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于FPGA的SOC設(shè)計(jì)與驗(yàn)證.pdf
- DDR3內(nèi)存控制器的IP核設(shè)計(jì)及FPGA驗(yàn)證.pdf
- DDR SDRAM控制器的設(shè)計(jì)與驗(yàn)證.pdf
- 基于FPGA與DDR2的視頻轉(zhuǎn)換系統(tǒng)設(shè)計(jì)實(shí)現(xiàn).pdf
- 基于FPGA和DDR2的圖像縮放系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于CoreConnect總線的DDR3控制器設(shè)計(jì)與驗(yàn)證.pdf
- 基于FPGA的DDR3 SDRAM控制器設(shè)計(jì).pdf
- 基于FPGA的TCP協(xié)議的設(shè)計(jì)與驗(yàn)證.pdf
- DDR3控制器的設(shè)計(jì)與驗(yàn)證.pdf
- 基于FPGA的DDR3控制器的設(shè)計(jì).pdf
- 基于FPGA的DDR2SDRAM控制器的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于FPGA的DDR2 SDRAM控制器設(shè)計(jì).pdf
- 基于FPGA的RapidIO總線接口設(shè)計(jì)、驗(yàn)證與實(shí)現(xiàn).pdf
- 基于FPGA的USB控制器設(shè)計(jì)與驗(yàn)證.pdf
- 基于DDR3的CMOS高速圖像采集系統(tǒng)的FPGA設(shè)計(jì)與實(shí)現(xiàn).pdf
- DDR2 SDRAM控制器的設(shè)計(jì)與驗(yàn)證.pdf
- 基于FPGA的核間高速接口的設(shè)計(jì)與驗(yàn)證.pdf
- 基于FPGA的SoC芯片驗(yàn)證平臺設(shè)計(jì).pdf
評論
0/150
提交評論