基于FPGA的SoC測試驗證系統(tǒng)設計.pdf

1、伴隨著集成電路的發(fā)展，集成電路的設計也面臨著越來越多的挑戰(zhàn)。SoC（System on Chip）已經(jīng)變成整個集成電路行業(yè)設計的趨勢，SoC的集成度和性能都在不斷提高，其設計周期也越來越長[1]。然而怎樣縮短SoC的設計、驗證和測試的周期，加快新產(chǎn)品面市的時間變成了一個重要的話題。另一方面，隨著集成電路設計的復雜度提高，芯片的驗證和測試也變得越來越困難。結果，芯片研發(fā)階段的驗證和測試的成本占了芯片整個研發(fā)成本的50%～70%[2]，提高

2、驗證和測試的效率成了減少研發(fā)成本的可靠手段。
　　本文主要介紹一種基于FPGA的SoC驗證測試系統(tǒng)，此系統(tǒng)主要被用于SoC芯片的功能和性能的驗證性測試。此系統(tǒng)能覆蓋SoC的性能驗證，定位Bug和Debug所需的所有測試方法。SoC的接口非常復雜，接口類型靈活多變，芯片里面不同的IP在測試模式下可能需要不同的接口控制，F(xiàn)PGA是一種可以靈活設計數(shù)字接口電路的現(xiàn)場可編程邏輯陣列器件，可以設計與SoC相對應的接口實現(xiàn)對SoC的控制。系統(tǒng)

3、的上位機軟件可以實現(xiàn)良好的人機交互，并分析和存儲測試結果。
　　此系統(tǒng)包括硬件、軟件以及SoC中各個IP的控制和測試方法。系統(tǒng)能對SoC所有的數(shù)字寄存器和片內(nèi)SRAM進行掃描，驗證芯片的所有寄存器是否都能被訪問；通過與芯片對應的接口（如 SPI，ADI，F(xiàn)unction DMA，JTAG）對芯片指定IP進入測試模式，在測試模式下系統(tǒng)通過控制實驗設備對芯片施加激勵或采集信號，從而完成對芯片功能和性能的驗證；系統(tǒng)可以通過JTAG口對芯

4、片進行BIST測試和邊界掃描測試；系統(tǒng)可以在 PC與FPGA之間，PC與芯片之間，F(xiàn)PGA與芯片之間進行穩(wěn)定的大數(shù)據(jù)量交互；系統(tǒng)可以實現(xiàn)測試數(shù)據(jù)的自動采集、存儲、分析并上傳到數(shù)據(jù)庫；系統(tǒng)所能驗證的包括 USB2.0，USB3.0，MIPI，ADC，DAC，PMU單元（DC-DC，LDO，Charger等），片內(nèi)SRAM，以及Aduio等IP；系統(tǒng)以FPGA為核心解決了硬件系統(tǒng)不可重用的問題，只需要改變FPGA的設計電路就可以針對不同的芯