基于FPGA與DDR2的視頻轉(zhuǎn)換系統(tǒng)設(shè)計實(shí)現(xiàn).pdf_第1頁
已閱讀1頁，還剩85頁未讀， 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進(jìn)行舉報或認(rèn)領(lǐng)

文檔簡介

1、隨著視頻技術(shù)的快速發(fā)展,目前出現(xiàn)了多種通用標(biāo)準(zhǔn)視頻接口,并且存在大量用戶自定義非標(biāo)準(zhǔn)視頻。不同視頻系統(tǒng)之間,常存在顯示時序、色彩空間、幀頻、分辨率等不一致的問題。如何實(shí)現(xiàn)多種不同視頻接口之間的轉(zhuǎn)換成為研究重點(diǎn)。另一方面,FPGA以其并行的結(jié)構(gòu)優(yōu)勢和靈活的編程方式在視頻轉(zhuǎn)換領(lǐng)域得到廣泛應(yīng)用。將集成了存儲器控制器的FPGA用于視頻轉(zhuǎn)換系統(tǒng)逐漸成為一種趨勢。
　　本文在上述背景下,設(shè)計了基于FPGA和DDR2的視頻處理系統(tǒng),并實(shí)現(xiàn)了相關(guān)

2、視頻轉(zhuǎn)換算法。該系統(tǒng)以 SPARTAN6 FPGA為處理核心,以2片2Gbit DDR2-800 SDRAM為緩存,以圖形工作站輸出的DVI視頻信號為輸入源,以PAL、VGA、FPD-LINK II、DVI這4種不同視頻接口為輸出,以C8051F021 MCU為輔助通信單元,負(fù)責(zé)圖形工作站與該系統(tǒng)之間的串口通信。在硬件電路設(shè)計實(shí)現(xiàn)后,通過Verilog HDL編程實(shí)現(xiàn)由輸入的DVI信號至這4種視頻信號之間的同時轉(zhuǎn)換輸出。主要實(shí)現(xiàn)了讀寫控

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

最新文檔

評論

0/150

提交評論