已閱讀1頁，還剩60頁未讀， 繼續(xù)免費閱讀
版權說明：本文檔由用戶提供并上傳，收益歸屬內容提供方，若內容存在侵權，請進行舉報或認領
文檔簡介
1、數(shù)據采集處理技術是現(xiàn)代信號處理的基礎，廣泛應用于雷達、聲納、軟件無線電、瞬態(tài)信號測試等領域。隨著信息科學的飛速發(fā)展，人們面臨的信號處理任務越來越繁重，對數(shù)據采集處理系統(tǒng)的要求也越來越高。近年來FPGA由于其設計靈活性、更強的適應性及可重構性，結合SDRAM的高速、大容量、價格優(yōu)勢，在設計高速實時數(shù)據采集系統(tǒng)時受到了廣泛的關注。 本課題重點研究了基于FPGA與DDR2-SDRAM的高速實時數(shù)據采集系統(tǒng)的設計與實現(xiàn)技術，為需要大容量
溫馨提示
- 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙，網頁內容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
- 4. 未經權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內容本身不做任何修改或編輯，并不能對任何下載內容負責。
- 6. 下載文件中如有侵權或不適當內容，請與我們聯(lián)系，我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 基于FPGA與DDR2-SDRAM的高速數(shù)據緩沖器的設計與實現(xiàn).pdf
- 基于FPGA的高速實時數(shù)據采集系統(tǒng).pdf
- 修改 英文翻譯：基于FPGA的高速實時數(shù)據采集系統(tǒng)的設計與實現(xiàn).doc
- 基于FPGA的高速實時數(shù)據采集存儲系統(tǒng)的設計.pdf
- 基于FPGA的實時數(shù)據采集與處理系統(tǒng).pdf
- 基于FPGA的高精度實時數(shù)據采集系統(tǒng)設計.pdf
- 基于FPGA的DDR2SDRAM控制器的設計與實現(xiàn).pdf
- 基于DDR3的CMOS高速圖像采集系統(tǒng)的FPGA設計與實現(xiàn).pdf
- 基于FPGA高速數(shù)據采集系統(tǒng)的設計與實現(xiàn).pdf
- 基于FPGA控制的高速數(shù)據采集系統(tǒng)設計與實現(xiàn).pdf
- 基于以太網的高速實時數(shù)據采集與傳輸系統(tǒng)設計.pdf
- 基于FPGA的USB接口實時數(shù)據采集與處理系統(tǒng).pdf
- 基于FPGA技術的高速數(shù)據采集系統(tǒng)的設計與實現(xiàn).pdf
- 基于RTAI的實時數(shù)據采集系統(tǒng)的研究與實現(xiàn).pdf
- 開關柜實時數(shù)據采集系統(tǒng)的設計與實現(xiàn).pdf
- 嵌入式實時數(shù)據采集系統(tǒng)的設計與實現(xiàn).pdf
- 實時數(shù)據采集系統(tǒng)方案設計與實現(xiàn).pdf
- 基于面向對象的機載InSAR實時數(shù)據采集系統(tǒng)的設計與實現(xiàn).pdf
- 基于USB的實時數(shù)據采集系統(tǒng)的設計和實現(xiàn).pdf
- 基于usb2.0與ddr2的數(shù)據采集系統(tǒng)設計與實現(xiàn)
評論
0/150
提交評論