基于FPGA的高速數(shù)據(jù)采集與記錄系統(tǒng)的研究與實(shí)現(xiàn).pdf

1、近年來(lái)，跳頻技術(shù)因其抗干擾、抗截獲、抗衰落等優(yōu)點(diǎn)，廣泛應(yīng)用于軍事領(lǐng)域。隨著跳頻技術(shù)的發(fā)展，對(duì)跳頻信號(hào)的研究提出了新的挑戰(zhàn)。為了正確的獲取跳頻信號(hào)的信息，需要將大量跳頻數(shù)據(jù)采集存儲(chǔ)，然后進(jìn)行數(shù)據(jù)分析處理，這就需要高性能的數(shù)據(jù)采集與記錄系統(tǒng)。
　　本論文提出了一個(gè)基于FPGA和DDR2-SDRAM技術(shù)的高速跳頻電臺(tái)信號(hào)的采集與記錄系統(tǒng)的架構(gòu)。根據(jù)跳頻電臺(tái)信號(hào)特點(diǎn)，提出系統(tǒng)指標(biāo)要求，設(shè)計(jì)出系統(tǒng)的總體方案：首先將電臺(tái)射頻輸出信號(hào)進(jìn)行前端處

2、理，使其滿足高速ADC芯片（ADC08D1000）輸入信號(hào)指標(biāo)的要求，然后對(duì)跳頻電臺(tái)信號(hào)進(jìn)行采樣、降速處理，將采樣數(shù)據(jù)送至單片DDR2-SDRAM器件，進(jìn)行緩存，最后系統(tǒng)控制器調(diào)用存儲(chǔ)器中的數(shù)據(jù)進(jìn)行分析、處理。依據(jù)系統(tǒng)方案，采用自頂向下模塊劃分的思想，將系統(tǒng)劃分為若干模塊，進(jìn)而對(duì)各個(gè)模塊分別展開(kāi)設(shè)計(jì)工作。當(dāng)所有模塊滿足其設(shè)計(jì)功能時(shí)，將各個(gè)模塊進(jìn)行統(tǒng)一的整合，經(jīng)過(guò)仿真、在線調(diào)試、時(shí)序分析得出，整體設(shè)計(jì)方案完全滿足高速采集與記錄系統(tǒng)的性能指