基于FPGA的高速數(shù)據(jù)采集與記錄系統(tǒng)的研究與實現(xiàn).pdf_第1頁
已閱讀1頁，還剩63頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權，請進行舉報或認領

文檔簡介

1、近年來，跳頻技術因其抗干擾、抗截獲、抗衰落等優(yōu)點，廣泛應用于軍事領域。隨著跳頻技術的發(fā)展，對跳頻信號的研究提出了新的挑戰(zhàn)。為了正確的獲取跳頻信號的信息，需要將大量跳頻數(shù)據(jù)采集存儲，然后進行數(shù)據(jù)分析處理，這就需要高性能的數(shù)據(jù)采集與記錄系統(tǒng)。
　　本論文提出了一個基于FPGA和DDR2-SDRAM技術的高速跳頻電臺信號的采集與記錄系統(tǒng)的架構。根據(jù)跳頻電臺信號特點，提出系統(tǒng)指標要求，設計出系統(tǒng)的總體方案：首先將電臺射頻輸出信號進行前端處

2、理，使其滿足高速ADC芯片（ADC08D1000）輸入信號指標的要求，然后對跳頻電臺信號進行采樣、降速處理，將采樣數(shù)據(jù)送至單片DDR2-SDRAM器件，進行緩存，最后系統(tǒng)控制器調(diào)用存儲器中的數(shù)據(jù)進行分析、處理。依據(jù)系統(tǒng)方案，采用自頂向下模塊劃分的思想，將系統(tǒng)劃分為若干模塊，進而對各個模塊分別展開設計工作。當所有模塊滿足其設計功能時，將各個模塊進行統(tǒng)一的整合，經(jīng)過仿真、在線調(diào)試、時序分析得出，整體設計方案完全滿足高速采集與記錄系統(tǒng)的性能指

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權或不適當內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

最新文檔

評論

0/150

提交評論