基于FPGA的DDR3 SDRAM控制器設(shè)計(jì).pdf

1、隨著半導(dǎo)體技術(shù)的發(fā)展以及集成電路制造工藝的進(jìn)步，存儲(chǔ)器已經(jīng)無法滿足處理器對(duì)數(shù)據(jù)訪問和存儲(chǔ)的高速度、高帶寬、大容量的需求。DDR3 SDRAM作為新一代的DDR內(nèi)存，依靠其高效的數(shù)據(jù)傳輸速率、廉價(jià)的成本、良好的兼容性和大容量的存儲(chǔ)在計(jì)算機(jī)、消費(fèi)類電子及移動(dòng)通信等領(lǐng)域得到了廣泛應(yīng)用。存儲(chǔ)控制器作為計(jì)算機(jī)系統(tǒng)中的重要組成部分，它是微處理器與存儲(chǔ)器之間數(shù)據(jù)交換的橋梁和紐帶，其性能的優(yōu)劣直接決定了計(jì)算機(jī)整體性能的發(fā)揮。因此對(duì)于存儲(chǔ)控制器的研究具有

2、重要的現(xiàn)實(shí)意義和理論價(jià)值。
　　作為可編程邏輯器件，F(xiàn)PGA具有集成度高、結(jié)構(gòu)靈活以及開發(fā)周期短等特點(diǎn)。FPGA的快速發(fā)展加速了其在產(chǎn)品設(shè)計(jì)、功能仿真等方面的應(yīng)用，同時(shí)，F(xiàn)PGA在ASIC原型設(shè)計(jì)與驗(yàn)證中也常有驚人的表現(xiàn)，本課題的大部分驗(yàn)證工作均在FPGA器件中得以實(shí)現(xiàn)。
　　本課題首先分析了當(dāng)前存儲(chǔ)控制器的國內(nèi)外發(fā)展現(xiàn)狀，參閱DDR3技術(shù)規(guī)范JEDEC79-3A以及相關(guān)資料，然后對(duì)現(xiàn)有的相關(guān)技術(shù)進(jìn)行了認(rèn)真研究與比較，取其精