已閱讀1頁，還剩64頁未讀， 繼續(xù)免費閱讀
版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認(rèn)領(lǐng)
文檔簡介
1、隨著半導(dǎo)體技術(shù)的發(fā)展以及集成電路制造工藝的進步，存儲器已經(jīng)無法滿足處理器對數(shù)據(jù)訪問和存儲的高速度、高帶寬、大容量的需求。DDR3 SDRAM作為新一代的DDR內(nèi)存，依靠其高效的數(shù)據(jù)傳輸速率、廉價的成本、良好的兼容性和大容量的存儲在計算機、消費類電子及移動通信等領(lǐng)域得到了廣泛應(yīng)用。存儲控制器作為計算機系統(tǒng)中的重要組成部分，它是微處理器與存儲器之間數(shù)據(jù)交換的橋梁和紐帶，其性能的優(yōu)劣直接決定了計算機整體性能的發(fā)揮。因此對于存儲控制器的研究具有
2、重要的現(xiàn)實意義和理論價值。
作為可編程邏輯器件，F(xiàn)PGA具有集成度高、結(jié)構(gòu)靈活以及開發(fā)周期短等特點。FPGA的快速發(fā)展加速了其在產(chǎn)品設(shè)計、功能仿真等方面的應(yīng)用，同時，F(xiàn)PGA在ASIC原型設(shè)計與驗證中也常有驚人的表現(xiàn)，本課題的大部分驗證工作均在FPGA器件中得以實現(xiàn)。
本課題首先分析了當(dāng)前存儲控制器的國內(nèi)外發(fā)展現(xiàn)狀，參閱DDR3技術(shù)規(guī)范JEDEC79-3A以及相關(guān)資料，然后對現(xiàn)有的相關(guān)技術(shù)進行了認(rèn)真研究與比較，取其精
溫馨提示
- 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 基于FPGA的DDR3控制器的設(shè)計.pdf
- DDR3 SDRAM控制器與PHY的設(shè)計與仿真.pdf
- 基于FPGA的DDR3控制器IP設(shè)計與驗證.pdf
- 基于FPGA的DDR2 SDRAM控制器設(shè)計.pdf
- DDR3內(nèi)存控制器的IP核設(shè)計及FPGA驗證.pdf
- DDR3控制器的設(shè)計與驗證.pdf
- DDRⅡ SDRAM控制器設(shè)計實現(xiàn).pdf
- 基于FPGA的FCoE網(wǎng)絡(luò)傳輸接口的DDR3控制器設(shè)計與仿真.pdf
- 基于FPGA的DDR2SDRAM控制器的設(shè)計與實現(xiàn).pdf
- DDR3存儲控制器的設(shè)計與實現(xiàn).pdf
- 基于CoreConnect總線的DDR3控制器設(shè)計與驗證.pdf
- 適用于DDR SDRAM和DDR2 SDRAM的控制器的設(shè)計.pdf
- 基于FPGA的DDR3設(shè)計與實現(xiàn).pdf
- DDR SDRAM控制器的設(shè)計與驗證.pdf
- PXI示波器DDR SDRAM控制器的設(shè)計.pdf
- 適用于DDR SDRAM的控制器設(shè)計.pdf
- 基于FPGA的SDRAM控制器設(shè)計及應(yīng)用.pdf
- 基于DDR3控制器的高速存儲接口系統(tǒng)的設(shè)計與驗證.pdf
- DDR2 SDRAM控制器的設(shè)計與驗證.pdf
- Gzip中的DDR2 SDRAM控制器的設(shè)計.pdf
評論
0/150
提交評論