版權(quán)說(shuō)明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡(jiǎn)介
1、高效的RF自動(dòng)測(cè)試平臺(tái)需要有一套高速的數(shù)據(jù)采集系統(tǒng)與之配合。隨著采樣速率的不斷提高,平臺(tái)對(duì)存儲(chǔ)技術(shù)也提出了更高的要求。RF自動(dòng)測(cè)試平臺(tái)工作特點(diǎn)決定了其存儲(chǔ)系統(tǒng)必須兼?zhèn)浯笕萘?,高速率和?shí)時(shí)性能,因此設(shè)計(jì)一款低延遲的DDR2-SDRAM控制器具有重要意義。
本文首先通過(guò)對(duì)RF自動(dòng)測(cè)試平臺(tái)系統(tǒng)和其存儲(chǔ)子系統(tǒng)的分析,得出其DDR2-SDRAM控制器必須具備多個(gè)訪存接口,且各接口都具有相同的低延遲需求。由于平臺(tái)AD/DA數(shù)據(jù)傳輸為連續(xù)數(shù)
2、據(jù)流,因此本文通過(guò)對(duì)其數(shù)據(jù)存取地址的合理劃分,使得各訪存任務(wù)之間可以互相獨(dú)立。在此基礎(chǔ)上,本文為控制器設(shè)計(jì)了時(shí)分復(fù)用的仲裁方式和固定的訪存命令序列,并采用了新的刷新機(jī)制,可以顯著減少控制器訪存最大延遲。本文使用Verilog硬件描述語(yǔ)言完成了控制器設(shè)計(jì),并使用仿真工具和FPGA對(duì)設(shè)計(jì)進(jìn)行了驗(yàn)證測(cè)試。最終結(jié)果表明,在使用400MHz DDR2-SDRAM DIMM情況下,本論文所設(shè)計(jì)的DDR2-SDRAM控制器達(dá)到了帶寬1.9GBps以上
溫馨提示
- 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- 適用于DDR SDRAM和DDR2 SDRAM的控制器的設(shè)計(jì).pdf
- DDRⅡ SDRAM控制器設(shè)計(jì)實(shí)現(xiàn).pdf
- DDR2 SDRAM控制器的設(shè)計(jì)與驗(yàn)證.pdf
- 基于FPGA的DDR2 SDRAM控制器設(shè)計(jì).pdf
- DDR SDRAM控制器的設(shè)計(jì)與驗(yàn)證.pdf
- PXI示波器DDR SDRAM控制器的設(shè)計(jì).pdf
- Gzip中的DDR2 SDRAM控制器的設(shè)計(jì).pdf
- DDR2 SDRAM控制器的研究與實(shí)現(xiàn).pdf
- 適用于DDR SDRAM的控制器設(shè)計(jì).pdf
- 基于FPGA的DDR3 SDRAM控制器設(shè)計(jì).pdf
- 基于FPGA的DDR2SDRAM控制器的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 面向視頻編碼應(yīng)用的DDR控制器設(shè)計(jì).pdf
- DDR3 SDRAM控制器與PHY的設(shè)計(jì)與仿真.pdf
- 基于FPGA與DDR2-SDRAM的高速數(shù)據(jù)緩沖器的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 網(wǎng)絡(luò)處理器中的DDR SDRAM控制器的設(shè)計(jì)與實(shí)現(xiàn).pdf
- JETTA A2控制器自動(dòng)測(cè)試系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 數(shù)字電視信源解碼系統(tǒng)中的DDR SDRAM控制器設(shè)計(jì).pdf
- 高性能DDR3-LPDDR2 SDRAM控制器設(shè)計(jì)及軟件驗(yàn)證.pdf
- DDR2 SDRAM控制器物理層主從控制DLL的設(shè)計(jì).pdf
- 基于FPGA的SDRAM控制器設(shè)計(jì)及應(yīng)用.pdf
評(píng)論
0/150
提交評(píng)論