DDRⅡ SDRAM控制器設計實現(xiàn).pdf

1、近年來，隨著通信、計算機和多媒體技術的日益進步，對大數(shù)據流的存儲和處理提出了更高的要求。DDRII SDRAM作為第二代DDR技術，已經廣泛地應用在各個領域，極大地滿足了系統(tǒng)存儲的需求，對于它的控制器的研究已經成為熱點，是相當有意義和價值的。 本文中設計的DDRII SDRAM控制器負責連接系統(tǒng)和外接的內存，根據系統(tǒng)的要求訪問DDRII SDRAM內存，讀寫數(shù)據。控制器設計代碼量較大，在 Data Path上存在多路數(shù)據調度，多

2、命令調度和多時鐘域問題，其設計的好壞在后期的頻率提升、兼容性測試和性能驗證中被證實有很大的影響。從頻率和性能角度出發(fā)，本次設計的DDRII SDRAM控制器，將DDRII內存內部的bank讀寫信息變?yōu)榭梢?，地址映射以Bank地址為低地址，控制時序不用狀態(tài)機而改用移位寄存器，在考慮其功能的正確性同時，實現(xiàn)跨命令時序優(yōu)化，提高了控制器頻率，避免了邏輯路徑延時太大，達到了較高的帶寬利用率和性能。同時為保證在整合到系統(tǒng)中時，控制器能穩(wěn)定工作，詳

3、細分析了控制器采集數(shù)據的時序窗口，在datapath上實現(xiàn)了延遲可配置性。并且加入了低功耗模塊的設計，在DDRII內存長時間不被訪問時，控制器會自動使內存進入低功耗模式，減少了功耗。 本文首先介紹了DDRII SDRAM的工作時序特性與DDRIISDRAM控制器的功能、要求，然后例舉了目前業(yè)界的較為普遍的設計架構，提出了本次的設計方安，詳細闡述了DDRII SDRAM控制器設計實現(xiàn)與驗證，并與Altera公司的控制器IP進行了性