用于固態(tài)硬盤的DDR2控制器設(shè)計.pdf

1、隨著CPU運算速度的不斷加快，傳統(tǒng)的機械硬盤的讀寫速度的瓶頸效應(yīng)越來越明顯，進(jìn)而導(dǎo)致了固態(tài)硬盤的發(fā)展?？梢灶A(yù)見在不久的將來，固態(tài)硬盤將會得到大規(guī)模的應(yīng)用。目前主流的固態(tài)硬盤的存儲介質(zhì)為Flash，當(dāng)超過一定的擦寫次數(shù)之后，F(xiàn)lash的存儲可靠性會迅速降低，并且Flash的數(shù)據(jù)傳輸速度遠(yuǎn)小于固態(tài)硬盤外部數(shù)據(jù)傳輸速度。在固態(tài)硬盤中引入DDR2 SDRAM（Double Date Rate Two Synchronous Dynamic Ra

2、ndom Access Memory，第二代雙倍數(shù)據(jù)率同步動態(tài)隨機存取存儲器）作為緩存，不僅能夠解決傳輸速率不一致的問題，而且通過合并寫操作，減少Flash的擦寫次數(shù)，進(jìn)而延長Flash的壽命。
　　 本文根據(jù)DDR2的JEDEC標(biāo)準(zhǔn)，對DDR2控制器進(jìn)行了功能上的劃分，并使用硬件描述語言實現(xiàn)各個模塊的功能。著重分析了DDR2控制器設(shè)計的重點以及難點所在——數(shù)據(jù)的校準(zhǔn)，并利用四個步驟的校準(zhǔn)，實現(xiàn)讀數(shù)據(jù)從數(shù)據(jù)選取脈沖時鐘域到系統(tǒng)時

3、鐘域的轉(zhuǎn)換。通過分析DDR2的時序與性能間的關(guān)系并結(jié)合固態(tài)硬盤的應(yīng)用，對DDR2控制器進(jìn)行了性能上的優(yōu)化，降低DDR2的功耗的同時提高了DDR2的帶寬利用率。利用流水線的技術(shù)，隱藏了讀寫地址比較、更新的處理時間，加快了DDR2控制器的處理速度。內(nèi)建自測試模塊提供兩種測試模式可以用來測試DDR2芯片的好壞。構(gòu)建結(jié)構(gòu)化的測試平臺，對DDR2控制器進(jìn)行了仿真驗證，大大縮短了DDR2控制器的驗證時間。利用FPGA驗證控制器邏輯部分功能的正確性。