PXI示波器DDR SDRAM控制器的設(shè)計(jì).pdf

1、存儲(chǔ)器的性能在很多數(shù)字化系統(tǒng)中占據(jù)著重要的地位，是決定系統(tǒng)性能的關(guān)鍵之一。DDR SDRAM具有容量大、讀寫速度快、運(yùn)行穩(wěn)定性強(qiáng)、技術(shù)成熟以及高性價(jià)比等優(yōu)點(diǎn)，得到了廣泛的應(yīng)用。因而對(duì)DDR SDRAM存儲(chǔ)控制器的研究具有重要的意義。
　　本文研究設(shè)計(jì)的DDR SDRAM控制器主要應(yīng)用于PXI高速虛擬數(shù)字示波器。由于該示波器對(duì)數(shù)據(jù)的存取速度有著很高的要求，讀寫速度要求達(dá)到2Gbyte/s。雖然DDR SDRAM可以進(jìn)行高速數(shù)據(jù)的讀寫

2、，但是由于本身時(shí)序及控制操作的復(fù)雜性，要想達(dá)到2Gbyte/s的讀寫速度，就對(duì)控制器的設(shè)計(jì)提出了更高的要求。傳統(tǒng)的DDR SDRAM控制器一般采用MCU，DSP實(shí)現(xiàn)，由于它們本身集成的資源有限，對(duì)于設(shè)計(jì)復(fù)雜的數(shù)字系統(tǒng)，實(shí)現(xiàn)高速存儲(chǔ)就會(huì)很困難。為了達(dá)到2Gbyte/s的讀寫速度，本文提出了新的控制器設(shè)計(jì)思想，即用FPGA對(duì)DDR SDRAM的四個(gè)BANK進(jìn)行循環(huán)控制，同一時(shí)刻保證會(huì)有一個(gè)BANK是在存取數(shù)據(jù)，通過(guò)對(duì)四片DDR SDRAM同

3、時(shí)進(jìn)行如上操作，進(jìn)而達(dá)到2Gbyte/s的數(shù)據(jù)讀寫速率。
　　本文主要進(jìn)行了如下工作，首先對(duì)DDR SDRAM控制器設(shè)計(jì)的基本理論和關(guān)鍵技術(shù)進(jìn)行了研究和分析。并對(duì)DDR SDRAM的控制器的硬件部分進(jìn)行了設(shè)計(jì)實(shí)現(xiàn)。接著對(duì)DDR SDRAM控制器的控制部分用硬件描述語(yǔ)言VHDL，采用自頂向下(Top-To-Down)的設(shè)計(jì)思想和模塊化的設(shè)計(jì)方法，對(duì)控制器進(jìn)行模塊化設(shè)計(jì)，最后對(duì)設(shè)計(jì)進(jìn)行仿真，并對(duì)硬件電路進(jìn)行了測(cè)試驗(yàn)證。驗(yàn)證得到的信號(hào)仿