PXI示波器DDR SDRAM控制器的設(shè)計.pdf

1、存儲器的性能在很多數(shù)字化系統(tǒng)中占據(jù)著重要的地位，是決定系統(tǒng)性能的關(guān)鍵之一。DDR SDRAM具有容量大、讀寫速度快、運行穩(wěn)定性強、技術(shù)成熟以及高性價比等優(yōu)點，得到了廣泛的應(yīng)用。因而對DDR SDRAM存儲控制器的研究具有重要的意義。
　　本文研究設(shè)計的DDR SDRAM控制器主要應(yīng)用于PXI高速虛擬數(shù)字示波器。由于該示波器對數(shù)據(jù)的存取速度有著很高的要求，讀寫速度要求達(dá)到2Gbyte/s。雖然DDR SDRAM可以進(jìn)行高速數(shù)據(jù)的讀寫

2、，但是由于本身時序及控制操作的復(fù)雜性，要想達(dá)到2Gbyte/s的讀寫速度，就對控制器的設(shè)計提出了更高的要求。傳統(tǒng)的DDR SDRAM控制器一般采用MCU，DSP實現(xiàn)，由于它們本身集成的資源有限，對于設(shè)計復(fù)雜的數(shù)字系統(tǒng)，實現(xiàn)高速存儲就會很困難。為了達(dá)到2Gbyte/s的讀寫速度，本文提出了新的控制器設(shè)計思想，即用FPGA對DDR SDRAM的四個BANK進(jìn)行循環(huán)控制，同一時刻保證會有一個BANK是在存取數(shù)據(jù)，通過對四片DDR SDRAM同

3、時進(jìn)行如上操作，進(jìn)而達(dá)到2Gbyte/s的數(shù)據(jù)讀寫速率。
　　本文主要進(jìn)行了如下工作，首先對DDR SDRAM控制器設(shè)計的基本理論和關(guān)鍵技術(shù)進(jìn)行了研究和分析。并對DDR SDRAM的控制器的硬件部分進(jìn)行了設(shè)計實現(xiàn)。接著對DDR SDRAM控制器的控制部分用硬件描述語言VHDL，采用自頂向下(Top-To-Down)的設(shè)計思想和模塊化的設(shè)計方法，對控制器進(jìn)行模塊化設(shè)計，最后對設(shè)計進(jìn)行仿真，并對硬件電路進(jìn)行了測試驗證。驗證得到的信號仿