基于ARM Cortex-A8內(nèi)核的DDR3控制器的優(yōu)化與集成.pdf

1、隨著半導(dǎo)體技術(shù)的發(fā)展和消費(fèi)電子產(chǎn)品功能的完善，SoC產(chǎn)品的設(shè)計(jì)規(guī)模越來越大，功能也越來越復(fù)雜，對(duì)大數(shù)據(jù)流的存儲(chǔ)和處理提出了更高的要求。因此，存儲(chǔ)控制器作為微處理器和存儲(chǔ)器之間交換數(shù)據(jù)的橋梁和紐帶就顯得尤為重要。DDR3 SDRAM作為第三代DDR技術(shù)，廣泛的應(yīng)用于各個(gè)領(lǐng)域，極大的滿足了各種系統(tǒng)存儲(chǔ)的要求。對(duì)于它的控制器的研究與應(yīng)用已成為熱點(diǎn)。如何高效發(fā)揮存儲(chǔ)器芯片有效數(shù)據(jù)帶寬是決定計(jì)算機(jī)系統(tǒng)的存儲(chǔ)器性能的關(guān)鍵，也是影響片上系統(tǒng)整體性能的

2、重要因素。
　　論文以實(shí)際項(xiàng)目為背景，從一款SoC芯片設(shè)計(jì)出發(fā)，分析了AXI總線和DDR3控制器架構(gòu)，并在此基礎(chǔ)上完成了兼容AXI總線標(biāo)準(zhǔn)的DDR3控制器接口設(shè)計(jì)，在設(shè)計(jì)過程中，該接口除了收集從主機(jī)和從機(jī)接口送過來的各種請(qǐng)求命令和數(shù)據(jù)之外，還需要將這些請(qǐng)求和數(shù)據(jù)進(jìn)行重新排序、分割和轉(zhuǎn)換以適用主機(jī)和從機(jī)處理數(shù)據(jù)的要求。在設(shè)計(jì)采用了輪詢八個(gè)Bank的操作方法，將激活Bank和讀寫命令交叉進(jìn)行，從而掩蓋了激活Bank所需要的時(shí)間，同時(shí)采

3、用固定周期操作方式，并在每個(gè)讀寫周期的后面啟動(dòng)預(yù)充電命令，從而省去了操作前的預(yù)充電命令，優(yōu)化了讀寫方式，提高了讀寫速度和帶寬利用率。最后采用Modelsim、Design Compiler和QuartusⅡ等EDA工具對(duì)整體集成和優(yōu)化進(jìn)行功能驗(yàn)證、綜合和時(shí)序驗(yàn)證。仿真和驗(yàn)證結(jié)果表明，最終完成了DDR3控制器與AXI總線的兼容通訊，正確的實(shí)現(xiàn)了初始化和讀寫功能。
　　在當(dāng)前的多媒體技術(shù)中，DDR3控制器主要應(yīng)用于個(gè)人電腦上。本文的研