基于高速緩存的圖像采集及傳輸技術(shù)設(shè)計(jì)研究.pdf

1、隨著圖像采集及傳輸技術(shù)的高速發(fā)展，大量的數(shù)字化圖像信息已經(jīng)遍布在科學(xué)研究、航空航天、交通、數(shù)碼產(chǎn)品、機(jī)器視覺等領(lǐng)域，所以為了解決圖像數(shù)據(jù)存儲速度和容量問題，本設(shè)計(jì)選擇DDR3 SDRAM存儲器緩存CMOS圖像數(shù)據(jù)；從時(shí)序控制方面考慮，F(xiàn)PGA芯片的硬件資源比較豐富，且擁有較高的時(shí)鐘頻率，能夠以快速高效的方式對時(shí)序邏輯電路和復(fù)雜的組合邏輯電路進(jìn)行控制，所以為了實(shí)現(xiàn)大容量、高速率的圖像采集及傳輸，本課題采用FPGA與DDR3 SDRAM相結(jié)

2、合的設(shè)計(jì)方案進(jìn)行設(shè)計(jì)。
　　本文所研究的圖像采集及傳輸技術(shù)主要針對型號為 MT18JSF25762AY-1G1的DDR3 SDRAM存儲器進(jìn)行設(shè)計(jì)，這是Micron公司推出的一款產(chǎn)品。本文研究的內(nèi)容主要包括FPGA硬件電路設(shè)計(jì)和FPGA程序設(shè)計(jì)。
　　本文首先對主要器件 MT18JSF25762AY-1G1的工作原理、工作過程及工作時(shí)序給出詳細(xì)介紹。隨后從硬件電路設(shè)計(jì)和程序設(shè)計(jì)兩個(gè)方面分別闡述設(shè)計(jì)過程。在硬件電路方面，考慮到

3、存儲的速度、帶寬、大數(shù)據(jù)量及設(shè)計(jì)復(fù)雜程度，我們選擇DDR3 SDRAM和Cameralink協(xié)議相結(jié)合的設(shè)計(jì)方案，并分析了設(shè)計(jì)的整體結(jié)構(gòu)及主要器件選型。接下來分別介紹了FPGA最小系統(tǒng)電路、CMOS圖像傳感器驅(qū)動電路、DDR3 SDRAM接口電路及Cameralink接口電路的實(shí)現(xiàn)過程；在FPGA程序設(shè)計(jì)方面，本文主要介紹了FPGA程序設(shè)計(jì)的開發(fā)環(huán)境和開發(fā)語言，實(shí)現(xiàn)了DDR3 SDRAM存儲器控制器設(shè)計(jì)，該控制器采用Altera公司最新