基于DDE理論的LDPC雙模譯碼器研究.pdf

1、LDPC碼和Turbo碼的提出是信道編譯碼研究中的重大突破，標(biāo)志著糾錯(cuò)碼的理論研究與技術(shù)已踏入全新的時(shí)代。在低信噪比的條件下，Turbo碼的性能優(yōu)于其他碼。然而由于LDPC碼的低密度特性，具有較大的靈活性，且在碼長(zhǎng)足夠長(zhǎng)的情況下，其性能優(yōu)于Turbo碼。在實(shí)際的硬件環(huán)境中，LDPC/Turbo雙模譯碼器能夠充分利用上述兩種碼的優(yōu)點(diǎn)，但仍然存在硬件損耗大，吞吐率低等問(wèn)題。本文研究的目的就是通過(guò)離散密度進(jìn)化理論（discrete densi

2、ty evolution DDE）來(lái)指導(dǎo)雙模譯碼器的硬件實(shí)現(xiàn)。本文主要以LDPC/Turbo雙模譯碼器為研究對(duì)象，從硬件結(jié)構(gòu)與理論分析兩個(gè)方面對(duì)譯碼器進(jìn)行優(yōu)化，該雙模譯碼器可支持Wimax標(biāo)準(zhǔn)和TD-LTE標(biāo)準(zhǔn)，同時(shí)可進(jìn)行LDPC碼和Turbo碼兩種模式的任意切換。
　　第一部分：硬件結(jié)構(gòu)方面。對(duì)RU算法進(jìn)行直接簡(jiǎn)化，通過(guò)總結(jié)各碼率基矩陣結(jié)構(gòu)的異同，設(shè)計(jì)實(shí)現(xiàn)了適用于Wimax標(biāo)準(zhǔn)下1/2碼率和2/3B碼率的編碼器結(jié)構(gòu)。此外，以降低

3、硬件消耗為主要理念，仔細(xì)深入地研究了TDMP算法和Log_MAP算法的相似性，實(shí)現(xiàn)了雙模硬件框架結(jié)構(gòu)。在實(shí)際的譯碼器設(shè)計(jì)時(shí)，采用多個(gè)SISO模塊形成SISO陣列來(lái)提高雙模譯碼器的吞吐率。仿真結(jié)果顯示，雙模譯碼器共消耗59240個(gè)邏輯單元，最大工作頻率為71.81MHz，LDPC碼模式下的吞吐率為137Mbps，Turbo碼模式下的吞吐率為43 Mbps。在本論文的最后相比于其他文獻(xiàn)中的雙模譯碼器，綜合理論分析之后的結(jié)果本論文實(shí)現(xiàn)的譯碼器

4、在綜合時(shí)鐘頻率較低的情況下依然獲得了較高的吞吐率。
　　第二部分：理論分析方面。主要工作是在簡(jiǎn)化雙模譯碼器設(shè)計(jì)的基礎(chǔ)上引入了DDE理論，從而指導(dǎo)LDPC/Turbo雙模譯碼器的實(shí)現(xiàn)。首先在DDE理論的基礎(chǔ)上進(jìn)行迭代次數(shù)分析，根據(jù)多條件判定來(lái)精確計(jì)算迭代次數(shù)，從而實(shí)現(xiàn)譯碼算法與錯(cuò)誤概率變化特征的自適應(yīng)性。其次鑒于目前DDE理論還沒(méi)有對(duì)TDMP算法進(jìn)行分析，所以本文利用DDE理論對(duì)TDMP算法進(jìn)行研究和推導(dǎo)，來(lái)驗(yàn)證TDMP算法的優(yōu)越性

5、能。仿真結(jié)果顯示，在達(dá)到相同或近似誤碼率的情況下，TDMP算法收斂速度更快。且最好情況下，TDMP算法的迭代次數(shù)是BP算法的迭代次數(shù)的一半，這也意味著選取TDMP算法作為雙模譯碼算法是切實(shí)可行的。
　　綜合上述研究成果，本論文利用MATLAB軟件系統(tǒng)的進(jìn)行DDE理論的性能仿真與分析，通過(guò)Verilog語(yǔ)言編程，在FPGA平臺(tái)上實(shí)現(xiàn)LDPC/Turbo雙模編譯碼器的系統(tǒng)設(shè)計(jì)，利用Modelsim軟件得到雙模編譯碼器的輸出波形圖。本文