75V溝槽型功率MOSFET的特性研究.pdf_第1頁
已閱讀1頁,還剩68頁未讀, 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)

文檔簡介

1、功率MOSFET廣泛應(yīng)用于消費電子等行業(yè)的各個領(lǐng)域里,相比于其他結(jié)構(gòu),具有導通電阻低、開關(guān)速度快、頻率特性好等特點的溝槽型功率場效應(yīng)晶體管(UMOSFET,簡稱UMOS)結(jié)構(gòu)常應(yīng)用于高頻中低壓場合,其優(yōu)越性不言而喻。節(jié)能減排要求功率MOSFET在保證一定的擊穿特性的情況下進一步降低功耗,本文將完成對75VUMOS元胞的設(shè)計與優(yōu)化,減小導通電阻,從而降低導通損耗實現(xiàn)節(jié)能。
   本文首先進行UMOS體區(qū)的研究,在改變摻雜劑量、注入

2、能量和退火時間條件后,觀察體區(qū)結(jié)深及形狀的變化,進而得出它們對UMOS性能參數(shù)的影響。仿真發(fā)現(xiàn),在固定了柵氧工藝之后,閾值電壓只受體區(qū)摻雜影響,而導通電阻和擊穿電壓BV(BreakdownVoltage)皆隨體區(qū)結(jié)深的增加而增加,柵漏電容減小,以此選擇合理的工藝條件。為了保證UMOS較高的耐壓性,我們觀察得到體區(qū)結(jié)深和柵極溝槽深度相平的UMOS其耐壓較好,因此選擇此時工藝條件實現(xiàn)本文中的UMOS。
   為了減小元胞尺寸,增大芯

3、片的電流密度,本文采用源極溝槽式接觸。源極溝槽式接觸除了改變擊穿時的電流路徑外還可以減小器件的特征導通電阻,且其深度對UMOS性能參數(shù)也會產(chǎn)生影響,通過仿真比較最后選擇溝槽接觸深度為0.45μm。在體區(qū)結(jié)深和溝槽接觸深度選定的工藝下,器件的擊穿電壓BV為83.04V,閾值電壓是2.903V;VGS=10V下的導通電阻為42240.830Ohm;VDS=25V測量得到的柵漏電容是3.415E-02fF。
   為了進一步減小UMO

4、S的導通電阻,我們在原有模型上進行優(yōu)化設(shè)計:在N+有源區(qū)注入之前先注入一次高能量小劑量的N型離子,降低溝槽表面的P型離子濃度,既保證了器件的擊穿電壓基本不變,又沒有增加額外的掩膜,同時可以有效地降低器件的導通電阻,閾值電壓也會有所降低。在這篇論文中我們采取一種工藝上更易實現(xiàn)的方法來減小導通電阻,約降低了10.4%。
   此外本文還采用另一種方案來降低導通電阻,即采用淺結(jié)模型。通過縮小導電溝道長度來降低導通電阻,在源極溝槽接觸孔

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論