SiC垂直功率MOSFET的設(shè)計(jì)與特性仿真.pdf

1、SiC垂直功率MOSFET是電力電子器件領(lǐng)域的熱門研究課題之一。本文在功率器件理論的基礎(chǔ)上，設(shè)計(jì)了兩種SiC垂直功率MOSFET，即SiC VDMOS結(jié)構(gòu)和SiC UMOS結(jié)構(gòu)，并采用ISE TCAD 7.0軟件分別對它們進(jìn)行了仿真。對VDMOS結(jié)構(gòu)，分別采用6H-SiC和4H-SiC作為襯底材料，對比研究了兩者的特性區(qū)別，結(jié)果表明在Vgs為8V時(shí)，4H-SiC VDMOS的漏極電流比6H-SiC高約1.5倍，證實(shí)了由于4H-SiC具有

2、較高的體遷移率，且受準(zhǔn)飽和效應(yīng)的影響較小，因此比6H-SiC器件具有更高的飽和電流密度。對器件開關(guān)時(shí)間和單位面積損耗的分析表明，4H-SiC比6H-SiC更適合用于VDMOS功率器件。在此基礎(chǔ)上還分析了柵氧化層厚度和溝道長度對SiC VDMOS結(jié)構(gòu)特性的影響，對閾值電壓和漏極電流的分析表明，當(dāng)Vds=0.1，Vgs=15V時(shí)，閾值電壓隨柵氧化層厚度的增大以及溝道長度的增加而增大；而漏極電流密度隨柵氧化層厚度的增加以及溝道長度的增加而減小