OTP邏輯陣列設(shè)計(jì)實(shí)現(xiàn)研究.pdf

1、隨著時(shí)代的發(fā)展，信息安全越來(lái)越受到重視，一次性可編程邏輯陣列在科學(xué)前進(jìn)的道路中扮演了越來(lái)越重要的角色。OTP邏輯陣列具有較高可靠性，極強(qiáng)的抗輻照能力，可以廣泛的運(yùn)用于涉及到軍事、航空航天等保密性極高和外界環(huán)境較為復(fù)雜的領(lǐng)域。本文的OTP邏輯陣列通過(guò)了測(cè)試，為將來(lái)設(shè)計(jì)出高性能的OTP FPGA提供參考。
　　本文通過(guò)理論分析和測(cè)試，采用0.18μm CMOS的工藝，把實(shí)驗(yàn)室自主設(shè)計(jì)的OTP位元單元應(yīng)用于電路，設(shè)計(jì)出了一款256bit

2、的邏輯陣列。設(shè)計(jì)工作主要包括位元單元結(jié)構(gòu)的設(shè)計(jì)，外圍電路的設(shè)計(jì)，整體版圖的設(shè)計(jì)以及流片后測(cè)試結(jié)果分析。本文首先介紹了OTP位元的結(jié)構(gòu)以及其擊穿原理，緊接著介紹了位元的工作機(jī)制。外圍電路主要包括OTP邏輯陣列的各個(gè)功能模塊實(shí)現(xiàn)電路：編程模塊、讀測(cè)試模塊和功能實(shí)現(xiàn)模塊，文中對(duì)各個(gè)模塊中的關(guān)鍵電路的功能、原理進(jìn)行了闡述，其中編程電路中采用了兩級(jí)電荷泵的結(jié)構(gòu)，產(chǎn)生可控制的編程外加高壓，防止對(duì)芯片內(nèi)部單元誤擊穿和避免對(duì)常壓電路造成干擾；介紹了讀電

3、路中的兩極DICE鎖存結(jié)構(gòu)和靈敏放大器的工作原理，保證正確快速的從位元單元中讀取數(shù)據(jù)并且保證數(shù)據(jù)的穩(wěn)定性；同時(shí)還闡述了邏輯功能單元中的CLB單元是如何實(shí)現(xiàn)邏輯功能，并且對(duì)各個(gè)電路進(jìn)行功能仿真，給出了仿真結(jié)果。在設(shè)計(jì)實(shí)現(xiàn)的過(guò)程中，設(shè)計(jì)考慮了芯片面積、I/O端口和模塊的布局、電路的布線(xiàn)問(wèn)題，從電源規(guī)劃到布局到布線(xiàn)，詳細(xì)闡述了設(shè)計(jì)過(guò)程。設(shè)計(jì)時(shí)除了考慮面積的大小外，還需要考慮各個(gè)可制造性的問(wèn)題，盡量?jī)?yōu)化設(shè)計(jì)，避免各個(gè)不良效應(yīng)。通過(guò)物理驗(yàn)證DRC