基于HyperLynx的高速數(shù)字電路SI分析與仿真.pdf

1、隨著電子設(shè)計(jì)領(lǐng)域的飛速發(fā)展，高速數(shù)字電路的規(guī)模越來(lái)越大，時(shí)鐘頻率日益提高，高速數(shù)字電路的SI（Signal Integrity,信號(hào)完整性）問(wèn)題也變得更加突出。采用SI分析與仿真的方法來(lái)設(shè)計(jì)高速數(shù)字電路，可以有效地避免電路中的SI問(wèn)題。本文利用HyperLynx對(duì)某高速數(shù)字電路進(jìn)行 SI分析與仿真，發(fā)現(xiàn)電路中的 SI問(wèn)題，并提出了一套較完善的改進(jìn)措施，其主要內(nèi)容和成果如下：
　　1.研究了高速數(shù)字電路SI的相關(guān)理論。對(duì)高速數(shù)字電路

2、和SI進(jìn)行了概述。建立了具有分布參數(shù)特性的傳輸線模型，通過(guò)理論分析推導(dǎo)了傳輸線的兩個(gè)重要的方程。分別建立了反射、串?dāng)_和同步開(kāi)關(guān)噪聲的分析模型，通過(guò)相關(guān)理論推導(dǎo)了它們的計(jì)算公式，解釋了它們產(chǎn)生的原因，并提出了這些問(wèn)題的解決辦法。最后揭示了SI問(wèn)題的根源，為后續(xù)研究奠定了必要的理論基礎(chǔ)。
　　2.利用HyperLynx對(duì)某高速數(shù)字電路的三個(gè)重要部分進(jìn)行了SI分析與前仿真。根據(jù)高速數(shù)字電路的實(shí)際情況，設(shè)置了準(zhǔn)確的疊層結(jié)構(gòu)和傳輸線的特征阻

3、抗，建立了相應(yīng)的電路仿真模型，并結(jié)合高速數(shù)字電路 SI的相關(guān)理論知識(shí)，分別對(duì)FPGA(Field Programmable Gate Array,現(xiàn)場(chǎng)可編程門陣列)配置電路、DDR3(Double Data Rate3,第三代雙倍速率)高速存儲(chǔ)電路以及TLK2711高速數(shù)據(jù)傳輸電路進(jìn)行了SI分析與前仿真。從中發(fā)現(xiàn)了電路中的反射和串?dāng)_問(wèn)題，并根據(jù)具體情況采取了端接電阻、縮短線長(zhǎng)、加大線間距等措施改善這些問(wèn)題。
　　3.利用Hyper

4、Lynx對(duì)該高速數(shù)字電路進(jìn)行了SI分析與后仿真。首先，利用全局快速仿真找到PCB（Printed Circuit Board,印制電路板）中所有出現(xiàn)SI問(wèn)題的網(wǎng)絡(luò)；然后，根據(jù)電路的實(shí)際情況，調(diào)整疊層參數(shù)、設(shè)置正確的電壓值，提取這些存在SI問(wèn)題的網(wǎng)絡(luò)，并加載IBIS（Input/Output Buffer Information Specification,輸入/輸出器的信息）仿真模型進(jìn)行SI分析與交互式仿真。該設(shè)計(jì)方法成功地找到了電路中

5、的延時(shí)、串?dāng)_、反射等SI問(wèn)題，提出了一套合理的改善措施，并結(jié)合第二章的基本理論，對(duì)該高速數(shù)字電路進(jìn)行了改進(jìn)，以解決電路中的SI問(wèn)題。
　　4.搭建了測(cè)試平臺(tái)，分別對(duì)存在 SI問(wèn)題的高速數(shù)字電路和改進(jìn)的電路進(jìn)行了測(cè)試，并驗(yàn)證了SI問(wèn)題的改善效果。測(cè)試的具體內(nèi)容主要包括兩個(gè)方面：高速數(shù)字電路的三個(gè)關(guān)鍵部分和整體電路。通過(guò)對(duì)比分析測(cè)試的數(shù)據(jù)，表明存在SI問(wèn)題的高速數(shù)字電路無(wú)法正常工作，而改進(jìn)的電路的各部分和整體都能正常工作，從而驗(yàn)證了改