零極點(diǎn)配對的高階復(fù)數(shù)陷波器FPGA實現(xiàn)及其應(yīng)用.pdf

1、在復(fù)雜通信環(huán)境下，擴(kuò)頻信號在傳輸時，很容易受到強(qiáng)干擾的影響，而通常情況下絕大部分的干擾都可以認(rèn)為是窄帶干擾信號。在遇到強(qiáng)窄帶干擾或者多窄帶干擾，僅僅靠擴(kuò)頻增益來抑制干擾是不可行的。研究發(fā)現(xiàn)，解擴(kuò)之前對干擾進(jìn)行抑制，特別是對強(qiáng)單頻干擾和窄帶干擾進(jìn)行抑制，可以大大改善擴(kuò)頻系統(tǒng)的性能。但是常規(guī)結(jié)構(gòu)的陷波器在應(yīng)對不同窄帶干擾時，干擾抑制性能差異很大。針對上述問題，本文對高階復(fù)數(shù)陷波器理論進(jìn)行了深入的研究，并取得的主要研究成果為：
　　1.

2、對陷波器的理論進(jìn)行了研究。通過對變換域陷波以及時域FIR（Finite Impulse Response）和IIR（Infinite Impulse Response）幾種陷波器基本原理的分析，提出了一種零極點(diǎn)配對的復(fù)數(shù)自適應(yīng)陷波器算法。通過分析論證，以一階陷波器為基本單元，給出了高階矩陣型復(fù)數(shù)自適應(yīng)陷波器的通用結(jié)構(gòu)，分析了其陷波的基本原理，并給出高階陷波器的迭代的具體步驟。本設(shè)計中的n階復(fù)數(shù)陷波器，可以在不同信噪比下，有效抑制n個不同

3、位置、不同強(qiáng)度的窄帶干擾，同時對有用信號的損傷很小。
　　2.對陷波器的結(jié)構(gòu)進(jìn)行優(yōu)化。根據(jù)該陷波器的結(jié)構(gòu)特點(diǎn)，結(jié)合Matlab進(jìn)行了仿真驗證，對陷波器的關(guān)鍵因子及其對系統(tǒng)的影響做出了詳盡的分析。步長?的大小，直接影響收斂速度，和收斂的穩(wěn)定性；極點(diǎn)半徑r的取值大小，決定了復(fù)數(shù)自適應(yīng)陷波器的3dB帶寬，3dB帶寬在影響到陷波時的信號損傷，同時也會影響迭代的收斂速度；收斂點(diǎn)?的準(zhǔn)確性直接影響到頻率跟蹤的準(zhǔn)確性和穩(wěn)態(tài)陷波性能。針對相應(yīng)的關(guān)

4、鍵因子本文提出了動定步長結(jié)合法，滑動窗平滑法以及分離參數(shù)法等算法。仿真結(jié)果表明，改進(jìn)后的迭代算法收斂速度得到很大的提高，且收斂穩(wěn)定性也大幅的改善。
　　3.完成了一階、二階、三階復(fù)數(shù)陷波單元的FPGA（Filed Programmable Gate Array）設(shè)計。對相應(yīng)的Matlab程序進(jìn)行了量化，為了方便模塊復(fù)用，即高階陷波器可以由一階陷波器模塊直接例化得到，本文采用的是同步量化。根據(jù)量化后的程序，對陷波器進(jìn)行了合理的模塊劃