基于FPGA的高速Turbo乘積碼技術(shù)及其實(shí)現(xiàn).pdf

1、在信道編碼理論的發(fā)展歷程中，1994年提出的Turbo乘積碼是一種高效的信道編碼技術(shù)，其在碼率、誤碼性能和硬件復(fù)雜度等方面擁有顯著的優(yōu)點(diǎn)，因此逐漸成為信道編碼研究的熱點(diǎn)。乘積碼相比于同碼率的 Turbo碼具有更接近于Shannon限的漸近性能。隨著通信領(lǐng)域的不斷發(fā)展，深空通信和移動(dòng)通信領(lǐng)域?qū)νㄐ畔到y(tǒng)的可靠性和高效性的要求越來越高。在TPC的應(yīng)用與硬件實(shí)現(xiàn)方面，乘積碼因其優(yōu)異的糾錯(cuò)性能和相對(duì)簡(jiǎn)單的編譯碼算法，得到了越來越廣泛的應(yīng)用。

2、>　　本文首先詳細(xì)介紹了TPC的編碼原理和分量碼的選擇，同時(shí)闡述了Chase譯碼算法，并且描述了通過測(cè)試序列快速譯碼、節(jié)省存儲(chǔ)資源、減少候選碼字個(gè)數(shù)、無競(jìng)爭(zhēng)碼字時(shí)的外信息計(jì)算方法和提高譯碼器并行度的改進(jìn)的譯碼算法，分析了改進(jìn)譯碼算法的優(yōu)勢(shì)，對(duì)譯碼性能進(jìn)行了理論分析。
　　此外，本文通過軟件構(gòu)造了通信系統(tǒng)的仿真模型，驗(yàn)證分析了不同的分量碼、迭代次數(shù)、不可靠位置數(shù)、量化比特?cái)?shù)和信道類型對(duì)于 TPC譯碼性能的影響，同時(shí)對(duì)改進(jìn)型譯碼算法進(jìn)

3、行了仿真驗(yàn)證和性能分析。
　　最后重點(diǎn)描述了TPC編譯碼器的FPGA實(shí)現(xiàn)，并詳細(xì)介紹了編譯碼器的主要構(gòu)造及改進(jìn)的方案。整個(gè)譯碼器采用了一種全并行輸入的分量碼譯碼器，該分量碼譯碼器可以完成對(duì)整個(gè)分量碼輸入、比較排序選取不可靠位置、排列候選碼字的度量值和計(jì)算外信息，極大地增加了譯碼的并行度，減少了譯碼的時(shí)延，有效的提高了系統(tǒng)的吞吐量。本文采用 Xilinx公司生產(chǎn)的 Kintex-7系列中的XC7K355T芯片完成整個(gè)設(shè)計(jì)。整個(gè)設(shè)計(jì)占