基于FPGA的NURBS曲經(jīng)插補(bǔ)技術(shù)的研究.pdf

1、隨著工業(yè)需求和人們審美水平的提高，復(fù)雜型面越來(lái)越多的應(yīng)用于實(shí)體造型，NURBS憑借其在數(shù)學(xué)和算法上的良好性質(zhì)得到了廣泛應(yīng)用，但采用傳統(tǒng)數(shù)控加工方法加工NURBS造型設(shè)計(jì)插補(bǔ)數(shù)據(jù)量大，容易造成加工零件表面不光滑，加工效率低，因此開展支持NURBS曲線直接插補(bǔ)技術(shù)的研究已迫在眉睫。
　　 NURBS曲線直接插補(bǔ)算法復(fù)雜、計(jì)算量大，提高插補(bǔ)速度和精度的本質(zhì)在于提高插補(bǔ)器的計(jì)算速度。為了能開發(fā)出滿足NURBS曲線插補(bǔ)運(yùn)算速度要求的插補(bǔ)器

2、，本文從插補(bǔ)算法和硬件平臺(tái)兩個(gè)方面展開了研究。
　　 NURBS曲線插補(bǔ)過(guò)程主要包括兩個(gè)步驟:根據(jù)插補(bǔ)精度反求曲線參數(shù)值和根據(jù)參數(shù)值求取曲線上的軌跡點(diǎn)。在分析兩次計(jì)算的特征后本文提出了一種新的NURBS曲線直接插補(bǔ)策略:在不影響插補(bǔ)速度的基礎(chǔ)上盡量減少參數(shù)值計(jì)算所用時(shí)間，允許可接受的計(jì)算誤差;利用FPGA可并行執(zhí)行優(yōu)勢(shì)采取硬件方式執(zhí)行由參數(shù)值到曲線軌跡點(diǎn)的計(jì)算，以提高復(fù)雜計(jì)算的運(yùn)算速度。
　　 利用SOPC技術(shù)，整個(gè)系統(tǒng)

3、開發(fā)在一塊Altera公司的Cyclone系列FPGA芯片上完成。采用軟硬件結(jié)合方法，首先定制了NiosⅡ軟核處理器，執(zhí)行NURBS曲線插補(bǔ)預(yù)處理工作和參數(shù)值計(jì)算任務(wù);采用VerilogHDL完成了軌跡點(diǎn)的硬件并行計(jì)算。為了降低通訊負(fù)擔(dān)，利用FPGA內(nèi)部資源實(shí)現(xiàn)了參數(shù)值由軟核到硬件的傳輸。
　　 實(shí)驗(yàn)中基于NiosⅡIDE平臺(tái)開發(fā)了人機(jī)交互界面，可以將NURBS曲線的各個(gè)參數(shù)輸入給插補(bǔ)器，軟件插補(bǔ)模塊和硬件插補(bǔ)模塊需要將這些參數(shù)