高效異步FIFO的設(shè)計實現(xiàn).pdf

1、異步FIFO(First In First Out)是一種先進(jìn)先出的存儲器件，可以實現(xiàn)在不同時鐘域之間進(jìn)行數(shù)據(jù)的傳遞。異步FIFO的應(yīng)用場景十分廣泛，不僅能滿足現(xiàn)代國防、航天航空等領(lǐng)域應(yīng)用的需要，還可用于數(shù)據(jù)采集和圖象處理等其它方面。相比于同步集成電路設(shè)計，異步集成電路具有低功耗、高性能和便于模塊化設(shè)計等優(yōu)點，目前在集成電路的設(shè)計中已經(jīng)被各大公司所采用。特別是異步時鐘域數(shù)據(jù)之間的傳輸是一個重要的問題，采用異步FIFO是解決這一問題的重要

2、手段。
　　 空/滿信號的產(chǎn)生以及亞穩(wěn)態(tài)的問題是異步FIFO設(shè)計中的兩個難點。首先:空/滿信號的產(chǎn)生，是通過比較讀寫地址指針來產(chǎn)生的，當(dāng)讀寫地址指針相同時，F(xiàn)IFO無法確定處于空狀態(tài)還是滿狀態(tài);其次:亞穩(wěn)態(tài)問題，由于讀寫地址處于不同的時鐘域之中，比較之前需要對地址進(jìn)行同步，由于地址指針是多位的，在同步過程中不可避免的會產(chǎn)生亞穩(wěn)態(tài)的問題。
　　 針對存在的兩個問題，本設(shè)計通過采用地址附加位和格雷碼指針代替二進(jìn)制碼地址的方式

3、進(jìn)行了有效的解決，即在讀寫地址前增加一位附加位來判斷是空狀態(tài)還是滿狀態(tài)。在空滿狀態(tài)的界定時增加了保留空間(Reserve)這一參數(shù)，從而增強了FIFO的穩(wěn)定性。采用格雷碼指針代替二進(jìn)制碼地址，并且采用可配置的同步電路解決這一問題。還通過對FIFO時鐘進(jìn)行合理的利用，在讀寫控制模塊不工作時，相應(yīng)的時鐘停止，直到開始工作時，時鐘重新啟動，從而滿足了高效率的要求。
　　 本設(shè)計模塊采用Verilog HDL代碼進(jìn)行編寫，使用Synop