已閱讀1頁，還剩55頁未讀， 繼續(xù)免費閱讀
版權說明：本文檔由用戶提供并上傳，收益歸屬內容提供方，若內容存在侵權，請進行舉報或認領
文檔簡介
1、為了滿足現代電子領域對于大容量、高速度存儲介質的需要，DDR SDRAM存儲介質需要更完善的接口控制模塊和更便利的使用方式。本論文所構建的模塊系統(tǒng)是一種行之有效的使用手段，已應用于中興北研所多個傳輸類項目之中。 本文首先介紹了選題背景、國內外研究現狀和論文的主要工作，接著對DDRSDRAM存儲設備的原理和發(fā)展過程進行簡介，并介紹了DDR SDRAM的接口時序，分析了其在系統(tǒng)中的位置、功能和作用，在此基礎上提出了設計方案規(guī)劃。之后
溫馨提示
- 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙，網頁內容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
- 4. 未經權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內容的表現方式做保護處理，對用戶上傳分享的文檔內容本身不做任何修改或編輯，并不能對任何下載內容負責。
- 6. 下載文件中如有侵權或不適當內容，請與我們聯(lián)系，我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- ddr3&ddr2&ddr基本討論
- DDR SDRAM接口設計與靜態(tài)時序分析.pdf
- 適用于DDR SDRAM和DDR2 SDRAM的控制器的設計.pdf
- DDR SDRAM物理層的SSTL接口電路設計.pdf
- ddr硬件設計要點
- 基于Spartan-3 FPGA的DDR2 SDRAM存儲器接口設計.pdf
- 高速并行總線-DDR接口噪聲與時序分析.pdf
- ddr layout說明
- sdram 與ddr
- 畢業(yè)設計---ddr的pcb設計
- 基于PCI及DDR的光纖接口CCD相機圖像采集系統(tǒng)設計.pdf
- ddr走線
- 基于FPGA的DDR2 SDRAM控制器設計.pdf
- 用于固態(tài)硬盤的DDR2控制器設計.pdf
- DDR2 SDRAM控制器的設計與驗證.pdf
- 基于DDR2 SDRAM的任意波形發(fā)生模塊設計.pdf
- 基于Stratix Ⅳ FPGA雙DDR2接口的信號完整性與時序分析.pdf
- 用于固態(tài)硬盤的ddr2控制器設計
- 基于h.264視頻解碼器ddr2存儲器接口的設計與驗證
- Gzip中的DDR2 SDRAM控制器的設計.pdf
評論
0/150
提交評論