三軸電容式微加速度計接口ASIC設(shè)計.pdf

1、三軸電容式微加速度計具有體積小、重量輕、精度高、可靠性高等優(yōu)點，廣泛應(yīng)用于軍事裝備、汽車電子、智能終端等領(lǐng)域。受制于材料、微電子工藝等基礎(chǔ)工業(yè)水平的限制，目前國內(nèi)研制出的相關(guān)芯片的性能與國外先進水平相差較大，尤其接口ASIC部分的性能迫切需要提高。
　　本文首先分析了三軸電容式微加速度計敏感結(jié)構(gòu)部分和接口ASIC部分的工作原理，比較了不同結(jié)構(gòu)的微加速度計的噪聲水平和穩(wěn)定性等方面的差異，并結(jié)合對系統(tǒng)中各種噪聲的分析確定了接口ASIC

2、部分的電路結(jié)構(gòu)。然后給出了一款三軸電容式微加速度計接口ASIC的詳細設(shè)計方案，利用時分復(fù)用技術(shù)實現(xiàn)了同時檢測三個軸向的加速度信號，利用可編程電容陣列和相關(guān)雙倍采樣技術(shù)提高了電容電壓轉(zhuǎn)換電路的分辨率，利用Sigma_Delta調(diào)制技術(shù)對電路噪聲進行整形，并通過一種線性化措施來減小由于靜電力反饋的非線性帶來的誤差。整個接口ASIC包括電容電壓轉(zhuǎn)換電路、采樣保持與緩沖電路、二階Sigma_Delta模數(shù)轉(zhuǎn)換器、靜電力反饋、帶隙基準源、時鐘產(chǎn)生

3、電路等模塊，給出了每個模塊的電路設(shè)計和仿真結(jié)果。
　　最后，基于CSMC0.5um CMOS工藝庫，給出了系統(tǒng)的仿真結(jié)果和部分重要模塊的版圖設(shè)計。仿真得到系統(tǒng)的分辨率為0.91 aF/Hz1/2，三個軸向的噪聲密度分別為43.60μg/Hz1/2、43.60μg/Hz1/2和45.70μg/Hz1/2，三個軸向輸出數(shù)字脈沖信號占空比的非線性度分別為1.38％、0.91％和1.79％。本文在噪聲密度、線性度、芯片面積等方面優(yōu)勢明顯，