版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡(jiǎn)介
1、頻率合成器作為通信系統(tǒng)中非常關(guān)鍵的模塊之一,在當(dāng)今無線通信系統(tǒng)中發(fā)揮著舉足輕重的作用。鎖相環(huán)是用來構(gòu)造頻率合成器最為主流的結(jié)構(gòu)之一,近幾十年無論是在學(xué)術(shù)界還是在工業(yè)界都得到了廣泛的研究與應(yīng)用。本文基于前輩研究的基礎(chǔ)上,學(xué)習(xí)與分析了鎖相環(huán)工作原理、其各子模塊原理及特點(diǎn)。進(jìn)而研究了鎖相環(huán)設(shè)計(jì)方法和流程,并結(jié)合具體項(xiàng)目開展了鎖相環(huán)系統(tǒng)設(shè)計(jì)和電路設(shè)計(jì)。
首先,鎖相環(huán)作為一個(gè)小系統(tǒng),它具有系統(tǒng)的特點(diǎn)。所以,本文對(duì)整個(gè)鎖相環(huán)進(jìn)行了系統(tǒng)級(jí)的
2、研究,并總結(jié)了一套相應(yīng)研究及設(shè)計(jì)方法。并基于ADS仿真、設(shè)計(jì)平臺(tái),對(duì)整個(gè)鎖相環(huán)進(jìn)行了系統(tǒng)級(jí)仿真。系統(tǒng)分析、仿真的首要目的是給整個(gè)鎖相環(huán)設(shè)計(jì)過程提供設(shè)計(jì)“綱領(lǐng)”,以便知道設(shè)計(jì)者通過協(xié)調(diào)各子模塊之間的運(yùn)行來實(shí)現(xiàn)整個(gè)鎖相環(huán)系統(tǒng)合理正常工作。系統(tǒng)設(shè)計(jì)過程要確定環(huán)路帶寬和相位裕度兩個(gè)系統(tǒng)參數(shù)和各子模塊相應(yīng)設(shè)計(jì)參數(shù)如壓控振蕩器的增益、電荷泵電流、分頻器的分頻系數(shù)等。這對(duì)于后續(xù)各個(gè)模塊的電路設(shè)計(jì)與優(yōu)化非常重要。
其次,鎖相環(huán)所包含的各子模塊
3、都涉及一個(gè)甚至多個(gè)研究領(lǐng)域。所以,本文研究了鎖相環(huán)各子模塊電路的工作原理、設(shè)計(jì)方法以及優(yōu)化措施,并基于相應(yīng)項(xiàng)目要求給出具體電路設(shè)計(jì)流程和結(jié)果。基于Spectre-RF相關(guān)軟件對(duì)具體電路進(jìn)行了仿真、優(yōu)化及驗(yàn)證,直至相關(guān)電路達(dá)到所需的指標(biāo)要求。在各子模塊設(shè)計(jì)參數(shù)的基礎(chǔ)上,對(duì)整個(gè)鎖相環(huán)系統(tǒng)反復(fù)進(jìn)行系統(tǒng)仿真和電路仿真,直到系統(tǒng)滿足目標(biāo)要求。
再次,本文中鎖相環(huán)的設(shè)計(jì)屬于芯片級(jí)電路設(shè)計(jì),芯片的制作需要采用相應(yīng)的半導(dǎo)體材料和集成電路制備工
4、藝。所以學(xué)習(xí)、研究了相應(yīng)芯片電路和版圖設(shè)計(jì)方法及流程。同時(shí)學(xué)習(xí)和了解相應(yīng)的半導(dǎo)體材料性質(zhì)與集成電路制備工藝技術(shù)。在上述工作基礎(chǔ)上,基于Virtuoso、Calibre和Assura軟件對(duì)整個(gè)鎖相環(huán)電路進(jìn)行了版圖設(shè)計(jì)、版圖后端驗(yàn)證及后仿真優(yōu)化等。最終,整個(gè)鎖相環(huán)和各個(gè)子模塊的電路性能如下:鎖相環(huán)鎖定時(shí)間為5~10s;VCO的輸出頻率范圍18.53GHz~23.79GHz,相位噪聲為-102dBc/Hz@1MHz offset。最后,射頻集
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- 基于CMOS工藝的高壓MOSFET研究.pdf
- 基于CMOS工藝的高壓MOSFET的研究.pdf
- 基于CMOS工藝的片上天線研究.pdf
- 基于CMOS工藝的太赫茲成像芯片研究.pdf
- 基于標(biāo)準(zhǔn)CMOS工藝的非易失性存儲(chǔ)器的研究.pdf
- 基于CMOS工藝的全芯片ESD設(shè)計(jì).pdf
- 基于CMOS工藝的低壓基準(zhǔn)源設(shè)計(jì).pdf
- 基于CMOS工藝的光接收系統(tǒng)設(shè)計(jì).pdf
- 基于CMOS工藝的60GHz片上天線研究.pdf
- 基于CMOS工藝的蓋革模式SPAD像元電路研究.pdf
- 基于CMOS工藝的低壓差線性穩(wěn)壓器研究.pdf
- 基于CMOS工藝的數(shù)字溫度傳感器的研究.pdf
- 基于CMOS工藝的頻率綜合器的設(shè)計(jì).pdf
- 基于CMOS工藝的射頻發(fā)射芯片的設(shè)計(jì).pdf
- 基于CMOS工藝的EBPSK調(diào)制電路設(shè)計(jì).pdf
- 基于CMOS工藝的EBPSK解調(diào)電路設(shè)計(jì).pdf
- 基于CMOS工藝的帶隙基準(zhǔn)源設(shè)計(jì).pdf
- 基于CMOS工藝射頻前端混頻器研究.pdf
- 基于CMOS工藝的高精度基準(zhǔn)源的研究與設(shè)計(jì).pdf
- 基于CMOS工藝的射頻前端關(guān)鍵模塊的研究與設(shè)計(jì).pdf
評(píng)論
0/150
提交評(píng)論