版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)
文檔簡介
1、全數(shù)字鎖相環(huán)和CMOS工藝等比例縮小的趨勢兼容,并表現(xiàn)出良好的可重構(gòu)性,逐漸成為頻率綜合器研究領(lǐng)域的熱點。
本文首先從系統(tǒng)角度分析了全數(shù)字鎖相環(huán),建立了s域線性數(shù)學(xué)模型和相位噪聲模型。討論了環(huán)路參數(shù)設(shè)計、動態(tài)特性以及雜散。提出了一種環(huán)路捕獲控制器,可以縮短全數(shù)字鎖相環(huán)的鎖定時間。
文章詳細論述了寬帶可重構(gòu)全數(shù)字鎖相環(huán)頻率綜合器中的寬帶數(shù)控振蕩器、電流模二分頻器、多路選擇器、動態(tài)二分頻器和自動頻率校正電路的設(shè)計。本文的
2、頻率綜合器系統(tǒng)架構(gòu)要求數(shù)控振蕩器覆蓋2.5~5 GHz頻段,總調(diào)諧范圍達到67%。通過采用2個子DCO的方案,將2.5-5 GHz頻段分成了2個子帶,從而使得設(shè)計更合理可行。全數(shù)字自動頻率校正基于可變相位累加器和時間-數(shù)字轉(zhuǎn)換器,與模擬自動頻率校正相比,工作速度更快。
提出了一種可提高數(shù)控振蕩器頻率分辨率的新型變?nèi)莨?。該變?nèi)莨苡蓡蝹€PMOS管或者NMOS管構(gòu)成,利用了MOS管工作在線性區(qū)和飽和區(qū)時柵電容的差值來實現(xiàn)精細的電容調(diào)
3、諧,在提高頻率分辨率的同時并不引入額外的寄生電容。
本文的設(shè)計使用TSMC0.13μm CMOS工藝。測試結(jié)果表明,DCO總頻率調(diào)諧范圍為2.4~5.25 GHz,其中:HB DCO電路的調(diào)諧范圍為3.44~5.25 GHz,調(diào)諧百分比為41.6%; LB DCO電路的調(diào)諧范圍為2.4~3.86 GHz,調(diào)諧百分比為47.4%。產(chǎn)生的本振信號頻率范圍是0.6~2.62 GHz,1 MHz頻偏處的相位噪聲小于-119.3 dBc
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
- 6. 下載文件中如有侵權(quán)或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 全數(shù)字鎖相環(huán)設(shè)計
- 全數(shù)字鎖相環(huán)的設(shè)計
- 智能全數(shù)字鎖相環(huán)的設(shè)計
- 面向綜合的數(shù)控振蕩器與全數(shù)字鎖相環(huán)研究與設(shè)計.pdf
- 鎖相環(huán)頻率綜合器的設(shè)計與優(yōu)化.pdf
- 寬帶全數(shù)字鎖相環(huán)中數(shù)控振蕩器設(shè)計.pdf
- 全數(shù)字鎖相環(huán)電路的設(shè)計與實現(xiàn).pdf
- 基于FPGA的全數(shù)字鎖相環(huán)設(shè)計與研究.pdf
- 全數(shù)字鎖相環(huán)的研究與設(shè)計畢業(yè)設(shè)計
- 基于TDC的全數(shù)字鎖相環(huán)研究與設(shè)計.pdf
- 快速自適應(yīng)全數(shù)字鎖相環(huán)的研究與設(shè)計.pdf
- 2.4ghzcmos全數(shù)字鎖相環(huán)的研究與設(shè)計
- 基于游標環(huán)形的全數(shù)字鎖相環(huán)研究與設(shè)計.pdf
- 全數(shù)字鎖相環(huán)的vhdl設(shè)計【文獻綜述】
- 全數(shù)字鎖相環(huán)的vhdl設(shè)計【開題報告】
- FPGA內(nèi)全數(shù)字延時鎖相環(huán)的設(shè)計.pdf
- 基于FPGA的全數(shù)字鎖相環(huán)的設(shè)計與實現(xiàn).pdf
- 高速低抖動全數(shù)字鎖相環(huán)的設(shè)計研究.pdf
- 基于時間數(shù)字轉(zhuǎn)換器的全數(shù)字鎖相環(huán)設(shè)計.pdf
- 系統(tǒng)芯片中的全數(shù)字鎖相環(huán)設(shè)計.pdf
評論
0/150
提交評論