基于納米器件構(gòu)建的CMOS邏輯電路設(shè)計(jì)研究.pdf

1、本文利用非平衡格林函數(shù)和泊松方程建立了碳納米管場(chǎng)效應(yīng)管（CNTFET）的計(jì)算模型，自洽求解基于新型結(jié)構(gòu)CNTFET的輸運(yùn)特性。在器件電學(xué)特性研究基礎(chǔ)上，利用Verilog-A建立查找表模型，在HSPICE中構(gòu)建電子電路，以研究不同結(jié)構(gòu)CNTFET對(duì)電路性能的影響。另外，研究隨器件尺寸縮小、柵極氧化層進(jìn)一步變薄而導(dǎo)致柵極電流隧穿效應(yīng)，以及柵極隧穿電流對(duì)電路邏輯功能的影響。本文主要內(nèi)容包括以下幾個(gè)部分：
　?。?）本文提出了一種單Ha

2、lo摻雜結(jié)構(gòu)CNTFET（SH-CNTFET），并和普通結(jié)構(gòu)的場(chǎng)效應(yīng)管（C-CNTFET）進(jìn)行了比較，表明前者有更好的射頻和開(kāi)關(guān)特性。電路級(jí)別仿真結(jié)果表明，基于SH-CNTFET的反相器有更好的性能；此外，我們還分別探討了基于SH-CNTFET和C-CNTFET的6管靜態(tài)隨機(jī)存儲(chǔ)器（6T SRAM）的性能，結(jié)果表明基于SH-CNTFET的SRAM單元有更大的靜態(tài)噪聲容限（SNM），更小的寫(xiě)功耗及功耗延遲積（PDP），并求解出Halo摻雜

3、濃度的最優(yōu)值。
　?。?）本文提出了一種異質(zhì)輕摻雜隧穿型場(chǎng)效應(yīng)管（LD-HTFET），并和普通高K、異質(zhì)隧穿場(chǎng)效應(yīng)管進(jìn)行比較，異質(zhì)結(jié)構(gòu)能夠減小器件的柵電容，輕摻雜能夠有效提高開(kāi)關(guān)電流比，從而使得該結(jié)構(gòu)具有較好的靜態(tài)特性和高頻特性。探討了供電電壓對(duì)隧穿場(chǎng)效應(yīng)管構(gòu)建的反相器電路性能的影響。結(jié)果表明，基于LD- HTFET的反相器電路有更低的功耗、更大的靜態(tài)噪聲容限和增益。
　?。?）本文首先研究柵電流形成機(jī)制，并建立柵電流器件模