基于標準CMOS工藝的電壓型多值邏輯電路設計.pdf

1、多值邏輯電路在提高信號線攜帶信號量方面，顯示了強大的優(yōu)勢，為解決集成電路中互連線增多帶來的一系列問題提供了一條有效的解決途徑。而在電壓型多值邏輯電路中為了實現多級開啟閾，普遍采用控制雜質原子的離子注入到MOS管的溝道區(qū)中來實現，不僅增加了工藝和工序的難度，也增加了制造的成本。多輸入浮柵MOS晶體管(NeuronMOSFET，簡寫為neuMOS或vMOS)具有在柵上對所有輸入信號進行加權求和的功能，以其強大的單元晶體管功能、可在標準CMO

2、S工藝條件下實現多級閾值控制等特點，日益受到重視。本文在對器件的特性進行分析的基礎上，對多輸入浮柵MOS晶體管在電壓型多值邏輯電路中的應用進行了研究。 從基本性能、基本結構、基本電路、浮柵比例因子等方面，對多輸入浮柵MOS晶體管的特性進行了較系統的分析。利用多輸入浮柵MOS的SPICE模型，對可變閾值特性進行了深入研究，重點分析了互補結構的閾值可變的特性，為多輸入浮柵MOS晶體管在多值邏輯電路中的設計與應用提供了理論指導。

3、 以開關-信號理論為指導，建立了描述多輸入浮柵MOS開關柵極輸入、傳輸源以及電路電壓閾值三者之間相互作用關系的傳輸運算表達式，對于每個多輸入浮柵MOS管的邏輯功能均采用公式化表示。以此理論為設計指導，采用多輸入浮柵MOS實現了三值邏輯電路的基本邏輯器件。 進一步提出一種類似于DPL(DoublePass-TransistorLogic)結構的靜態(tài)和動態(tài)電壓型CMOS三值電路設計方案。由于電路中同時采用pMOS和nMOS兩種傳輸