基于標(biāo)準(zhǔn)CMOS工藝的電壓型多值邏輯電路設(shè)計(jì).pdf

1、多值邏輯電路在提高信號線攜帶信號量方面，顯示了強(qiáng)大的優(yōu)勢，為解決集成電路中互連線增多帶來的一系列問題提供了一條有效的解決途徑。而在電壓型多值邏輯電路中為了實(shí)現(xiàn)多級開啟閾，普遍采用控制雜質(zhì)原子的離子注入到MOS管的溝道區(qū)中來實(shí)現(xiàn)，不僅增加了工藝和工序的難度，也增加了制造的成本。多輸入浮柵MOS晶體管(NeuronMOSFET，簡寫為neuMOS或vMOS)具有在柵上對所有輸入信號進(jìn)行加權(quán)求和的功能，以其強(qiáng)大的單元晶體管功能、可在標(biāo)準(zhǔn)CMO

2、S工藝條件下實(shí)現(xiàn)多級閾值控制等特點(diǎn)，日益受到重視。本文在對器件的特性進(jìn)行分析的基礎(chǔ)上，對多輸入浮柵MOS晶體管在電壓型多值邏輯電路中的應(yīng)用進(jìn)行了研究。 從基本性能、基本結(jié)構(gòu)、基本電路、浮柵比例因子等方面，對多輸入浮柵MOS晶體管的特性進(jìn)行了較系統(tǒng)的分析。利用多輸入浮柵MOS的SPICE模型，對可變閾值特性進(jìn)行了深入研究，重點(diǎn)分析了互補(bǔ)結(jié)構(gòu)的閾值可變的特性，為多輸入浮柵MOS晶體管在多值邏輯電路中的設(shè)計(jì)與應(yīng)用提供了理論指導(dǎo)。

3、 以開關(guān)-信號理論為指導(dǎo)，建立了描述多輸入浮柵MOS開關(guān)柵極輸入、傳輸源以及電路電壓閾值三者之間相互作用關(guān)系的傳輸運(yùn)算表達(dá)式，對于每個(gè)多輸入浮柵MOS管的邏輯功能均采用公式化表示。以此理論為設(shè)計(jì)指導(dǎo)，采用多輸入浮柵MOS實(shí)現(xiàn)了三值邏輯電路的基本邏輯器件。 進(jìn)一步提出一種類似于DPL(DoublePass-TransistorLogic)結(jié)構(gòu)的靜態(tài)和動態(tài)電壓型CMOS三值電路設(shè)計(jì)方案。由于電路中同時(shí)采用pMOS和nMOS兩種傳輸