基于憶阻器的數(shù)據(jù)存儲體系結(jié)構(gòu)技術(shù)研究.pdf

1、目前，傳統(tǒng)CMOS工藝已經(jīng)接近發(fā)展的極限，依靠縮小器件尺寸提高存儲器容量和密度的方法在可以預(yù)見的未來將變得不可行。同時，由于處理器和存儲器之間的性能差距越來越大，計(jì)算機(jī)體系結(jié)構(gòu)的發(fā)展正受困于“存儲墻”問題。憶阻器是一種新型使能器件，它具備作為存儲器件的優(yōu)異特性，并具有融合計(jì)算和存儲的能力?；趹涀杵鞯拇鎯夹g(shù)有望成為新一代存儲技術(shù)。它將為緩解甚至解決存儲墻問題提供可行的思路，值得進(jìn)行深入研究。本文從憶阻器所具有的融合計(jì)算和存儲的特性出發(fā)

2、，研究面向關(guān)系數(shù)據(jù)庫的存儲體系結(jié)構(gòu)。本文的研究按自頂向下的邏輯展開，首先提出了“數(shù)據(jù)Home自治”模型，并在該模型指導(dǎo)下設(shè)計(jì)了面向關(guān)系數(shù)據(jù)的存儲體系結(jié)構(gòu)；其次提出了基于憶阻器存儲體系結(jié)構(gòu)的比較邏輯設(shè)計(jì)和實(shí)現(xiàn)，包括等值比較和數(shù)值比較的原理、電路和實(shí)現(xiàn)步驟；然后提出了對單極性憶阻器和多值憶阻器進(jìn)行SPICE建模的方法，建立了兩種單極性憶阻器模型和一種多值憶阻器模型；最后通過HSPICE模擬和分析實(shí)驗(yàn)，驗(yàn)證了本文提出的結(jié)構(gòu)、方法和模型的正確性

3、和可行性。本研究主要內(nèi)容包括：
　?、盘岢隽嘶趹涀杵鞯摹皵?shù)據(jù)Home自治”模型。該模型抽象了憶阻器具有的運(yùn)算和存儲融合的特性，定義了憶阻存儲器具有的通過自我管理實(shí)現(xiàn)預(yù)定的操作和服務(wù)的能力。本文將“數(shù)據(jù)Home自治”模型用于指導(dǎo)基于憶阻器的數(shù)據(jù)存儲體系結(jié)構(gòu)設(shè)計(jì)，首次設(shè)計(jì)了面向關(guān)系數(shù)據(jù)庫的存儲體系結(jié)構(gòu)。具體包括總體存儲層次設(shè)計(jì)、DBMS體系結(jié)構(gòu)設(shè)計(jì)、查詢步驟設(shè)計(jì)、以及憶阻存儲器結(jié)構(gòu)設(shè)計(jì)。其中，憶阻存儲器結(jié)構(gòu)設(shè)計(jì)又包括總體結(jié)構(gòu)設(shè)計(jì)、功

4、能部件設(shè)計(jì)和憶阻Tile結(jié)構(gòu)設(shè)計(jì)。同時，本文首次設(shè)計(jì)了關(guān)系數(shù)據(jù)庫基本查詢操作在憶阻存儲器中的實(shí)現(xiàn)方法。本文提出的面向關(guān)系數(shù)據(jù)庫的存儲體系結(jié)構(gòu)可以直接在憶阻存儲器內(nèi)部執(zhí)行關(guān)系數(shù)據(jù)庫的基本查詢操作。和傳統(tǒng)數(shù)據(jù)庫體系結(jié)構(gòu)相比，本文提出的存儲體系結(jié)構(gòu)可以顯著減少特定查詢操作的訪存開銷，從而有望大大提高關(guān)系數(shù)據(jù)庫的性能。
　?、茪w納了基于憶阻器交叉桿的基本狀態(tài)邏輯和擴(kuò)展?fàn)顟B(tài)邏輯，精確分析了狀態(tài)邏輯存在的阻值漂移等問題，并提出了相應(yīng)的解決辦法

5、。本文首次提出了四種狀態(tài)邏輯操作序列的優(yōu)化方法，包括基本狀態(tài)邏輯優(yōu)化選擇、數(shù)據(jù)互補(bǔ)存儲、子操作隔離和擴(kuò)展?fàn)顟B(tài)邏輯優(yōu)化選擇?；谒岢龅臓顟B(tài)邏輯操作序列優(yōu)化方法，本文首次設(shè)計(jì)了用于憶阻存儲器中關(guān)系查詢操作的N位等值比較邏輯，并基于等值比較邏輯設(shè)計(jì)了N位數(shù)值比較邏輯。等值比較邏輯的實(shí)現(xiàn)分為通用等值比較邏輯實(shí)現(xiàn)和專用等值比較邏輯實(shí)現(xiàn)。通用等值比較邏輯既可以用于憶阻存儲器中的查詢操作，也可以用于等值比較器，而專用等值比較邏輯用于高效實(shí)現(xiàn)查詢操作

6、中的等值比較。本文設(shè)計(jì)的等值比較是一種并行比較方式，比較過程的和數(shù)據(jù)位的長度無關(guān)。而數(shù)值比較邏輯采用串行的比較方法，比較過程和數(shù)據(jù)位的長度有關(guān)。
　　⑶根據(jù)憶阻值vs.狀態(tài)圖對單極性憶阻器進(jìn)行建模，建立了磁通控制單極性憶阻器模型。建模過程中，我們首先推導(dǎo)單極性憶阻器件的憶阻值vs.狀態(tài)圖表達(dá)式，然后給出模型的SPICE電路結(jié)構(gòu)以及實(shí)現(xiàn)程序。為了改進(jìn)磁通控制單極性憶阻器模型，我們根據(jù)憶阻系統(tǒng)方程組對單極性憶阻器件進(jìn)行建模，建立了電壓

7、控制單極性憶阻器模型。建模過程中，我們首先基于憶阻系統(tǒng)方程推導(dǎo)了單極性憶阻系統(tǒng)方程組，并提出了兩個阻值切換速度函數(shù)來分別控制SET過程和RESET過程中的阻值切換行為。本文采用和磁通控制單極性憶阻器相同的建模方法，根據(jù)憶阻值vs.狀態(tài)圖對多值憶阻器進(jìn)行建模，建立了磁通/電量控制多值憶阻器模型。建模過程中，我們首先推導(dǎo)多值憶阻器的憶阻值vs.狀態(tài)圖表達(dá)式，然后給出模型的SPICE電路結(jié)構(gòu)以及實(shí)現(xiàn)程序。
　?、仍贖SPICE模擬器中對

8、單極性和多值憶阻器進(jìn)行了模擬，驗(yàn)證所提出的三種模型的正確性。通過和已有的單極性憶阻器模型對比表明，本文提出的電壓控制單極性憶阻器模型是目前綜合性能最優(yōu)的單極性憶阻器模型。本文通過SPICE模擬驗(yàn)證了狀態(tài)邏輯所存在的阻值漂移問題的存在性。本文首次通過SPICE模擬，實(shí)現(xiàn)了對憶阻器交叉桿中兩個4位數(shù)據(jù)的等值比較和數(shù)值比較。在兩個數(shù)據(jù)的所有取值情況下，比較結(jié)果都正確，從而驗(yàn)證本文提出的通用/專用等值比較邏輯和數(shù)值比較邏輯的正確性。本文首次建立